高速LVDS接口单元接收器电路设计

论文摘要

近些年来,硅工艺技术已经使芯片内的时钟频率和微处理器的速度达到几GHz ,然而,由于受到电路以及传输线的限制, I/ O接口电路仅能工作在MHz级,因此,不断发展的高速微处理器、多媒体、虚拟现实、光传输连接、智能路由器以及网络技术的性能越来越受到I/ O接口电路的限制。另外,随着电子产品向便携式发展,低功耗也成为一个突出的要求。我们迫切希望能有一种新的接口技术来更快的传输数据,低压差分信号传输技术（简称LVDS:Low Voltage Differential Signaling）这种高速低功耗接口标准为解决这一瓶颈问题提供了可能。它是一个用于高速信号传输的国际通用接口标准,是一种电流环信号传输技术,电流环的方向（顺时针或逆时针方向）决定逻辑电平（高或低）。LVDS同时具有低功耗、低噪声、低成本等优点。本课题紧紧围绕LVDS接收器的电路设计进行了深入、系统的研究。该LVDS原版电路用于某款复用/解复用芯片中,该应用属于点到点的数据传输。此芯片主要功能是读取16块单板输出的16路低速串行数据和时钟信号（≤25MHz）,将16路信号复用成一路高速（≤200MHz）LVDS数据流（内部反馈时钟频率的8倍）。在LVDS接口标准ANSI/TIA/EIA-644,IEEE P1596.3和IEEE Draft P802.3ae/D5.0的基础上分析了使用LVDS的必要性和优点。首先比较了LVDS接收器的不同实现方法,分析了各种方法的优缺点,在选定接收方式的基础上,相对于传统电路,将接收电路主体结构进行了一定的修改。再将整个接收电路分成四大模块:失效保护电路、放大电路、输出缓冲级、偏置电路,分别对这四个模块进行了深入的研究和分析,并采用Cadence的Spectre仿真工具进行了模拟验证。这四个模块电路构成了本设计的主体。由于本课题电路主要为高频模拟电路,故选择了全定制的版图设计方法。本课题基于SMICS公司的0.35um CMOS工艺来实现版图设计,确定了各个功能模块具体的电路结构,选择了恰当的器件及尺寸,并经过了版图验证和后仿真,尽可能的保证了版图的正确性和电路性能的优良。LVDS接收器的GDSII制版数据已经在去年4月中旬提供给SMICS公司,现在已经流片成功。最后,对芯片进一步工作的方向进行了简要的讨论。

论文目录

• 摘要
• ABSTRACT
• 第一章 绪论
• 1.1 LVDS 简介
• 1.2 LVDS 背景概述与发展前景
• 第二章 LVDS 接收器电路总体设计
• 2.1 集成电路及其设计概述
• 2.1.1 集成电路设计分类
• 2.1.2 集成电路设计流程举例
• 2.1.3 版图的设计方法
• 2.2 LVDS 接收器电路基本结构
• 2.3 LVDS 接收器基本工作原理及主要参数
• 2.4 LVDS 驱动器和接收器的互连
• 2.5 设计中应注意的其它问题
• 第三章 LVDS 接收器电路各模块设计
• 3.1 失效保护电路的设计
• 3.1.1 失效保护电路的作用及原理
• 3.1.2 外部偏置失效保护电路
• 3.1.3 内部通道失效保护电路
• 3.1.4 并联失效保护电路
• 3.1.5 本设计中失效保护电路的实现
• 3.2 接收器放大电路的设计
• 3.2.1 放大电路的作用及原理
• 3.2.2 共源共栅运算放大器原理
• 3.2.3 折叠式共源共栅
• 3.2.4 折叠式共源共栅仿真结果
• 3.2.5 CMOS 差分放大器原理
• 3.2.6 差分放大器仿真结果
• 3.3 后级输出缓冲电路的设计
• 3.3.1 输出缓冲器工作原理
• 3.3.2 仿真及分析
• 3.4 偏置电路设计
• 3.5 LVDS 接收器电路系统分析与仿真结果
• 3.5.1 LVDS 接收器电路系统分析
• 3.5.2 接收器电路仿真结果
• 第四章 LVDS 接收器电路版图设计
• 4.1 版图设计与Foundry 的技术结合
• 4.2 版图设计的规则和原则
• 4.3 减小寄生效应和防止闩锁效应
• 4.4 版图实例设计
• 4.5 ESD 设计
• 4.5.1 ESD 设计的意义
• 4.5.2 ESD 设计的总体考虑
• 4.5.3 ESD 防护元件的选取
• 4.5.4 几种常见的输入级 ESD 保护电路
• 4.6 完整的 LVDS 接收器电路版图
• 第五章 LVDS 接收器电路设计总结与展望
• 5.1 LVDS 接收器设计总结
• 5.2 后续工作及展望
• 致谢
• 参考文献
• 攻读学位期间发表的学术论文及参加科研情况