通用微处理器的可测性设计及实现

论文摘要

JX5微处理器是一款结构异常复杂的微处理器,它的内部包含有:Cache、微码ROM、指令预取部件和动态分支预测部件、指令译码部件、整数部件、多媒体部件、浮点部件、分段和分页部件、总线接口部件、双处理器接口部件、可编程中断控制部件等。要对一个结构如此复杂的微处理器进行测试,并得到预期的故障覆盖率,是一件非常困难的事,因此必须在设计中增加可测性设计。本文深入研究了目前国际上数字电路的各种可测性设计技术和方法,根据JX5微处理器的特点和其对测试的具体需求,提出了一整套JX5微处理器的可测性设计方案。该方案充分考虑了JX5的内部结构,有针对性的选择了一系列成熟可靠的可测性技术和方法,经过精心组合搭配,并充分利用JX5所具有的处理能力和CPU特有的地址、数据总线结构,在尽量少的增加测试开销的前提下,提供了很强的故障测试和追踪调试能力,很好的满足了JX5对测试的需求。作者还独立地具体实现了这一测试方案,构造了完整的JX5的调测试结构。JX5微处理器的测试结构由BIST、边界扫描和内部扫描三部分组成。BIST用于测试CPU的微码ROM,其它RAM则利用微码ROM中的微程序进行测试,而微程序的运行则可以顺带覆盖其它数据通路,从而使高达70%的硬件得到测试;边界扫描按IEEE1149.1标准设计,除必备的几条边界扫描指令外,还提供了DEBUG、RUNBIST等指令以支持内部故障测试、在线调试及内建自测试;内部扫描采用部分扫描策略,选择逻辑部件的边界及用户关心的系统寄存器进行扫描,从而实现了硬件逻辑划分,方便了后续的测试码产生和故障模拟,并为在线调试打下了基础。此外为减少芯片引脚开销,我们还把内部扫描和边界扫描集成在一起,使其共用测试引脚,降低了因测试而带来的芯片引脚开销。

论文目录

• 摘要
• ABSTRACT
• 第一章 引言
• 1.1 课题的研究背景
• 1.2 课题研究的主要内容
• 1.3 论文的结构
• 1.4 本论文的研究成果
• 第二章 可测性设计综述
• 2.1 可测性设计相关概念
• 2.2 可测性设计方法
• 2.2.1 组合网络的可测性设计方法
• 2.2.2 可测性设计的专门方法（Ad-hoc）
• 2.2.3 结构化可测性设计方法
• 2.2.4 边界扫描（Boundary Scan）
• 2.3 微处理器的可测性设计
• 第三章 JX5 芯片测试结构总体设计
• 3.1 JX5 芯片结构与测试目标
• 3.1.1 JX5 芯片结构简介
• 3.1.2 JX5 芯片的测试要求与目标
• 3.2 JX5 芯片测试结构设计
• 3.2.1 测试逻辑与系统逻辑
• 3.2.2 测试结构的设计
• 3.2.2.1 BIST 的设计
• 3.2.2.2 边界扫描的设计
• 3.2.2.3 内部扫描和调试结构的设计
• 3.2.2.4 测试结构设计总结
• 3.3 小结
• 第四章 BIST 的实现
• 4.1 微码 ROM 的测试
• 4.2 RAMS 的测试
• 4.3 BIST 的启动
• 4.4 小结
• 第五章 边界扫描的实现
• 5.1 边界扫描结构的实现
• 5.1.1 TAP 控制逻辑
• 5.1.2 边界扫描寄存器
• 5.2 边界扫描指令及其实现
• 5.2.1 边界扫描指令
• 5.2.2 边界扫描指令的实现
• 5.2.2.1 扫描时钟
• 5.2.2.2 边界扫描控制逻辑
• 5.3 JX5 芯片引脚连接
• 5.4 小结
• 第六章 内部扫描的实现
• 6.1 内部扫描测试引脚
• 6.2 内部扫描寄存器
• 6.2.1 内部扫描总线数据寄存器
• 6.2.2 内部扫描单元
• 6.3 内部扫描指令及其实现
• 6.3.1 内部扫描指令
• 6.3.2 内部扫描指令的实现
• 6.4 小结
• 第七章 总结
• 7.1 全文工作总结
• 7.2 未来工作展望
• 致谢
• 附录：攻读硕士期间发表的论文
• 参考文献