边界扫描测试技术的分析与研究

论文摘要

近年来，随着电子技术飞速发展，芯片集成度越来越高，封装技术也得到了广泛的应用，使得可供测试的物理引脚越来越少，传统的探针等测试方法远远不能满足现代复杂电路的测试需求。人们认识到，在进行电路设计同时，应该考虑测试问题，需要在电路中设计便于测试的结构，这也就是系统的可测性设计。从上世纪八十年代中期开始，边界扫描测试方法逐渐发展成熟，并在工业上得到了广泛应用，后来形成了IEEE1149.1标准。边界扫描测试是一种可测性设计方法，它只需要5根引脚就能实现数据的传输功能，它不但能测试各种集成电路芯片，也能测试相应的印刷板电路。论文首先论述了系统可测性设计的理念，并简略地介绍了几种常见的可测性设计方法。紧接着，详述了边界扫描测试的结构的各个组成部件，以及测试原理。随后对边界扫描结构进行详细的分析与设计，并进行verilog建模，随后对一些关键技术进行了分析。最后给出的边界扫描测试基本理论和方法，然后探讨了边界扫描测试的紧凑性问题与完备性问题，研究了测试向量集生成的优化问题，证明了测试向量集的抗误判定理并给出其推论，对现有的True/Compliment算法和极小权值算法进行仔细分析，并在现有算法上进行改进。同时，本章还根据自适应完备诊断的思想，在现有的W步和优化C步自适应诊断算法的基础上，提出了新的优化自适应完备诊断算法。可以证明，改进后各算法的紧凑性和完备性指标均有一定的优化。

论文目录

• 摘要
• ABSTRACT
• 第一章 绪论
• 1.1 课题的背景
• 1.2 国内外研究现状
• 1.3 课题研究的任务
• 1.4 课题研究的意义
• 1.5 课题的内容及章节安排
• 第二章 系统的可测性设计
• 2.1 可测性设计简述
• 2.2 可测性设计的优点
• 2.3 几种常见的可测性设计
• 2.4 本章小结
• 第三章 边界扫描测试技术
• 3.1 概述
• 3.2 TAP控制器
• 3.3 指令寄存器
• 3.4 测试数据寄存器
• 3.5 旁路寄存器
• 3.6 边界扫描寄存器
• 3.7 器件标志寄存器
• 3.8 本章小结
• 第四章 边界扫描测试的VERILOG描述
• 4.1 边界扫描测试的Verilog描述
• 4.1.1 Verilog模块的结构
• 4.1.2 JTAG的Verilog模型
• 4.1.3 部分系统功能实现说明
• 4.1.4 模块调试接口及寄存器说明
• 4.2 关键技术分析
• 4.2.1 复位信号的产生
• 4.2.2 TAP控制器状态机的实现
• 4.2.3 指令寄存器
• 4.2.4 TDO多路器输出
• 4.2.5 边界扫描寄存器
• 第五章 边界扫描测试的优化生成算法
• 5.1 边界扫描测试基本理论
• 5.1.1 基本技术概念
• 5.1.2 边界扫描板级测试过程的数学模型
• 5.2 测试优化的两个重要指标
• 5.2.1 测试优化问题概述
• 5.2.2 故障诊断的紧凑性问题
• 5.2.3 故障诊断的完备性问题
• 5.2.4 测试向量集的构成策略
• 5.3 抗误判优化算法
• 5.3.1 现有算法性能分析
• 5.3.2 抗误判定理
• 5.3.3 抗误判算法的改进
• 5.4 极小权值优化算法
• 5.4.1 极小权值算法的主要思想
• 5.4.2 极小权值算法性能分析
• 5.4.3 极小值算法的改进
• 5.4.4 改进前后算法的比较分析
• 5.5 自适应完备诊断优化算法
• 5.5.1 自适应完备诊断的主要思想
• 5.5.2 现有自适应诊断算法的缺陷
• 5.5.3 自适应诊断算法的优化
• 5.5.4 改进后算法的性能分析
• 5.6 本章小结
• 第六章 总结与展望
• 6.1 论文总结
• 6.2 今后的工作展望
• 致谢
• 参考文献