高速高精度模数转换器芯片数字后端设计

论文摘要

伴随着无线通信、医疗仪器以及航空电子等学科的快速发展,信号处理前端的核心部件模数转换器（Analog-to-Digital Converter,ADC）无论在精度还是在速度上都有了很大的提升。模数转换器种类多种多样,常用的Delta-Sigma以及Flash ADC等由于结构方面的特性,通常只能在精度和速度上满足其中一种,而Pipeline流水线结构的ADC在两者间有较好的折中,是目前高速高精度ADC中的主流结构。传统模拟电路受工艺限制,容易产生电容失配、运放电压失调等线性和非线性误差,通常精度难以做到很高。采用数字校准的ADC可以降低电路设计复杂度、芯片功耗以及面积,并大幅度提升ADC的性能,因此无论是在科学研究还是在工业生产中,采用数字校准的流水线结构越来越成为模数转换器研究热点。本文以Offline前台数字校准算法和BLMS后台数字校准算法为基础,首先介绍了主流ADC结构以及两种数字校准算法的基本原理,然后采用Synopsys公司EDA工具Design Compiler、Prime Time、Formality等对数字电路分别进行逻辑综合、静态时序分析以及形式验证,最终得到满足时序约束以及面积约束的前端网表,其中Offline算法使用了9300个基本单元（Standard Cell）,BLMS算法使用了119377个基本单元。文章最后采用Synopsys公司的自动布局布线工具Astro对两种方案进行后端版图设计,根据数字电路和模拟电路模块各自的特点完成0.13μm工艺下数模混合版图的整体设计,并消除天线效应以及优化布局布线,进行了初步的版图验证,最终得到的Offline算法版图面积约为3.6 mm×3.7 mm,BLMS算法版图面积约为4.5 mm×4.3 mm。

论文目录

• 摘要
• ABSTRACT
• 第一章 引言
• 1.1 研究意义
• 1.2 国内外研究现状
• 1.3 本论文主要工作与结构安排
• 第二章 流水线ADC 数字校准原理
• 2.1 主流ADC 设计结构
• 2.1.1 Flash ADC 简介
• 2.1.2 SAR ADC 简介
• 2.1.3 Sigma-Delta ADC 简介
• 2.1.4 Pipeline ADC 简介
• 2.2 Pipeline ADC 数字校准意义
• 2.3 Offline 数字校准原理
• 2.4 BLMS 数字校准原理
• 2.5 本章小结
• 第三章 ADC 数字校准电路逻辑综合
• 3.1 逻辑综合原理
• 3.2 逻辑综合的设计流程
• 3.2.2 逻辑综合环境设置
• 3.2.3 逻辑综合约束设计
• 3.3 数字校准电路逻辑综合的具体实现
• 3.3.1 逻辑综合中遇到的问题
• 3.3.2 逻辑综合报告与总结
• 3.4 本章小结
• 第四章 ADC 数字校准电路的静态时序分析与形式验证
• 4.1 静态时序分析原理
• 4.2 数字校准电路静态时序分析的具体实现
• 4.3 形式验证原理
• 4.4 数字校准电路形式验证的具体实现
• 4.5 本章小结
• 第五章 ADC 芯片数字后端版图设计
• 5.1 数字后端设计流程
• 5.2 参考库准备
• 5.3 设计环境的建立
• 5.4 布局规划设计
• 5.4.1 版图总体规划
• 5.4.2 电源环设计
• 5.4.3 芯片PAD 规划
• 5.5 版图时序设置
• 5.6 时钟树综合
• 5.6.1 时钟树综合原理
• 5.6.2 时钟树综合的具体实现
• 5.7 布线及手动优化
• 5.7.1 布线策略及实现
• 5.7.2 APR 工具缺陷及手动优化
• 5.8 天线效应消除
• 5.8.1 天线效应产生原理
• 5.8.2 消除天线效应的具体实现
• 5.9 版图验证
• 5.10 本章小结
• 第六章 总结与展望
• 6.1 总结
• 6.2 展望
• 致谢
• 参考文献
• 个人简历、攻读硕士学位期间取得的研究成果