0.6μm CMOS 4:1高速复接器设计

论文摘要

随着电信网、计算机网络的迅猛发展、多媒体通信的广泛应用和信息高速公路的大规模建设，人们对高速通信系统的需求越来越高。光纤通信以其频带宽、通信容量大、损耗小、抗干扰、抗辐射、价格低廉等优点成为现代通信中极其重要的一种通信方式。目前光纤的带宽和速率都非常高，而一路独立的数字信号源的速率则相对较低。通信系统中提高信号传输效率的一个重要技术就是把多路窄带宽或低速率的信号合并成一路高速率的信号进行传输，因此，复接器（也叫并串转换器）是光纤传输接口链路的关键电路之一。复接器有三种主要结构：串行结构、并行结构和树型结构。串行结构在较低或中等速率时可以低功率实现；并行结构电路规模较小，但是对时钟信号要求较高；树型结构虽然电路规模较大但可以在高速率下工作。对于选定的复接器结构，不同工作速率的电路单元可以采用不同的电路结构设计实现，相同的电路结构还可以通过优化电路的参数来减小芯片的面积和功耗。为了满足系统高集成度、低成本和低功耗的要求，本文采用TSMC 0.6μmCMOS工艺设计用于SDH STM-4速率级622.08Mb/s 4：1复接器，系统采用改进的树型结构来实现，从而可以降低大部分电路的工作速率，简化设计，减小芯片功耗。系统由两个低速2：1复接单元、一个高速2：1复接单元、一个二分频器、数据及时钟输入输出缓冲组成。其中，低速2：1复接单元采用CMOS逻辑电路实现，利用其电路结构简单，静态功耗低的优点；高速2：1复接单元采用SCFL逻辑电路实现，利用其抗干扰能力强，工作速率高的优点。同时在2：1高速复接单元中采用了改进的并行结构以获得充足的时间裕量和消除时钟偏差，利用数据通道的锁存器和时钟通道的缓冲器产生延时以达到调整进入两位选择器的数据和时钟之间相位关系的目的。为了降低系统和时钟电路的设计难度以及节省功耗，复接体系采用了半速率时钟结构。仿真的结果表明，复接器可以正常工作在622.08Mb/s，眼图质量良好。采用5V单元供电，在常温下功耗低于0.2W。

论文目录

• 摘要
• Abstract
• 第一章 绪论
• 1.1 光纤通信的优越性、发展现状及发展趋势
• 1.1.1 光纤通信系统的优越性
• 1.1.2 国内外光纤通信的发展现状和发展趋势
• 1.2 复接器在光纤通信系统中的应用
• 1.2.1 光纤通信系统的结构
• 1.3 复接器集成电路的设计方法和工艺选择
• 1.3.1 复接器集成电路的设计方法
• 1.3.2 复接器集成电路设计的工艺选择
• 1.4 本文工作介绍
• 1.5 本文结构安排
• 第二章 复用技术和同步数字体系
• 2.1 多路复用的常用技术
• 2.1.1 频分复用（FDM）技术
• 2.1.2 波分复用（WDM）技术
• 2.1.3 码分复用技术（CDMA）
• 2.1.4 时分复用（TDM）技术
• 2.2 同步数字体系（SDH）
• 2.2.1 SDH的概念
• 2.2.2 SDH的特点
• 2.2.3 SDH速率级和帧结构
• 第三章 数字电路基本单元分析
• 3.1 数字电路概述
• 3.2 CMOS静态逻辑电路
• 3.2.1 CMOS反相器
• 3.3 源极耦合场效应管逻辑电路
• 3.3.1 差动对的差模传输特性
• 3.3.2 差动对的差模频率特性
• 3.3.3 通过引入负反馈拓展频带
• 3.4 SCFL逻辑电路的基本组成部分
• 3.4.1 SCFL逻辑电路中的电阻设计
• 3.4.2 SCFL逻辑电路中的电流源设计
• 3.5 D触发器的设计
• 第四章 复接器的基本结构
• 4.1 串行复接器结构
• 4.2 并行复接器结构
• 4.3 树型复接器结构
• 第五章 622MB/S 4:1复接器的设计
• 5.1 复接器系统概述
• 5.2 复接器系统结构
• 5.3 第一级复接模块的电路设计
• 5.3.1 CMOS逻辑D触发器设计
• 5.3.2 CMOS逻辑数据选择器设计
• 5.3 第二级复接模块设计
• 5.3.1 SCFL反相器的设计
• 5.3.2 SCFL锁存器的设计
• 5.3.3 改进的SCFL锁存器
• 5.3.4 SCFL两位数据选择器设计
• 5.3.5 分频器设计
• 5.4 接口电路设计
• 5.5 复接器前仿真结果
• 第六章 设计总结
• 参考文献
• 攻读硕士学位期间发表的论文