基于TMS320C6416的雷达信号处理硬件系统设计

论文摘要

针对雷达信号处理机复杂程度以及雷达信号处理计算量的不断上升,本文以DSP TMS320C6416和FPGA EP2C35F484为核心,研制出一个有效实现雷达中频信号算法的硬件平台,对其中的芯片选型、硬件系统搭建、高速PCB设计及实现等硬件系统设计方面,以及系统调试等问题研究。主要工作如下:1.针对雷达中频信号处理的特点,详细分析了算法实现所需的计算及存储量,以此作为芯片选型的主要依据。2.根据算法分析,选择硬件系统的主要芯片。对TI公司高端DSP芯片TMS320C6416和ALTERA公司的FPGA芯片EP2C35F484的性能与内部结构进行了分析。3.根据系统技术指标,搭建雷达中频信号处理硬件系统,主要包括模数转换电路、存储器扩展、电源管理、时钟系统、外围接口设计等。应用cadence软件进行原理图设计。4.运用现代高速PCB设计技术对整个系统进行PCB设计。对高速PCB设计中遇到的信号完整性问题提出了具体的解决方法。5.对整个系统进行硬件调试,包括电源检测、FPGA与SDRAM数据通信、外围接口进行硬件调试。6.对雷达中频信号预处理算法进行研究,并在FPGA中实现雷达信号检波。综上所述,本文以雷达中频信号处理算法实现为参考,在深入分析雷达信号处理算法实现的基础上,融合现代DSP及FPGA技术、高速PCB设计技术,研发出一款具有高动态性能、实时性很强的雷达中频信号处理硬件系统,为后期实现雷达中频信号处理提供了一个可靠的硬件平台。

论文目录

• 中文摘要
• 英文摘要
• 1 绪论
• 1.1 课题背景
• 1.2 国内外研究现状
• 1.3 本课题所要研究的内容
• 2 雷达信号处理功能分析与电路设计
• 2.1 系统技术指标
• 2.2 系统运算量及存储量分析
• 2.3 硬件的整体设计及各模块功能
• 2.4 系统设计流程及软件介绍
• 2.5 直流供电硬件设计
• 2.6 雷达信号接收模块的设计
• 2.7 复位电路
• 2.8 FPGA 模块设计
• 2.8.1 EP2C35F484 芯片介绍
• 2.8.2 FPGA 电路设计
• 2.9 DSP 模块设计
• 2.9.1 TMS320C6416 芯片介绍
• 2.9.2 DSP 电路设计
• 2.10 RS232 串口电路设计
• 2.11 数模转换电路设计
• 2.12 本章小结
• 3 雷达信号处理板高速 PCB 设计
• 3.1 雷达信号处理板信号速度分析
• 3.2 高速PCB 的基本概念
• 3.2.1 高速电路的定义
• 3.2.2 高速信号的确定
• 3.2.3 传输线及传输线效应
• 3.3 雷达信号处理电路板的叠层
• 3.4 高速PCB 元器件布局
• 3.4.1 高速PCB 元器件布局原则
• 3.4.2 雷达信号处理板卡布局
• 3.5 高速PCB 布线及平面划分
• 3.5.1 高速PCB 布线基本原则
• 3.5.2 电源层及地层设计
• 3.5.3 电源分割
• 3.6 本章小结
• 4 雷达信号处理板卡调试
• 4.1 系统电源测试
• 4.2 SDRAM 测试
• 4.3 FPGA 硬件系统调试
• 4.4 本章小结
• 5 基于 FPGA 的中频雷达信号检波
• 5.1 数字正交检波的基本理论
• 5.2 基于FPGA 的数字正交检波实现及测试
• 5.2.1 数字正交检波的FPGA 实现
• 5.2.2 数字正交检波的测试分析
• 5.3 本章小节
• 6 结论与展望
• 致谢
• 参考文献
• 附录
• A. 作者在攻读学位期间发表的论文目录（含投稿）
• B. 作者在攻读学位期间发表的专利目录