时间交错模数转换器设计与校正研究

论文摘要

高速模数转换器在高速数据通信、液晶显示驱动、数字示波器、硬盘驱动电路等方面有着广泛的应用。随着这些设备或器件的工作速度越来越高,对于应用于其中的模数转换器的转换速率的要求也越来越高。而每种半导体工艺所能提供的带宽总是有限的,所以相应的模数转换器的转换速率也是有限的。为了提高模数转换器的转换速率,可以采用多个模数转换器时间交错工作的方式,即时间交错模数转换器。本文针对时间交错结构模数器的设计及其校正进行了研究。首先分析了时间交错模数转换器通道间的失调失配、增益失配、采样时间失配等各种非理想因素。随后本文给出了一个适用于超宽带（UWB）无线通信应用的1吉赫兹6比特时间交错模数转换器的设计和实现实例。模数转换器由两个通道组成,其单通道为采用“级联折叠+有源内插”结构实现的折叠内插模数转换器。通过采用在前端放一个总的采样保持电路,避免了通道间的采样时间失配;同时通过共享通道间的参考电压、偏置电压等方法来降低失调失配和增益失配。改进的栅压自举采样开关也大大提高了采样的动态性能,抑制了采样开关的时钟馈通效应。该模数转换器设计采用了中芯国际（SMIC）的0.13微米,单层多晶八层金属的混合信号工艺进行了流片实现。经过实际验证测试,芯片在1吉赫兹的采样频率下,转换功能正确;在模拟输入10兆赫兹情况下,模数转换器的有效位（ENOB）和无杂散动态范围（SFDR）分别达到5.18比特和41.57dB;在模拟输入500兆赫兹情况下,ENOB和SFDR也能分别达到4.81比特和36.91dB。在1.4伏电源电压下,芯片功耗为66毫瓦,芯核面积为0.45平方毫米。本文还对时间交错模数转换器的各种校正措施进行了总结。给出了数字背景校正的一般方法,并给出了一种校正两通道时间交错模数转换器的具体算法,以及相应的Matlab仿真验证结果。

论文目录

• 摘要
• Abstract
• 目录
• 第一章 引言
• 1.1 研究背景及主要应用
• 1.2 国内外研究现状
• 1.3 论文的主要工作和组织结构
• 第二章 时间交错模数转换器概述
• 2.1 高速模数转换器结构比较
• 2.1.1 全并行模数转换器
• 2.1.2 两步式模数转换器
• 2.1.3 折叠内插模数转换器
• 2.1.4 流水线模数转换器
• 2.1.5 时间交错模数转换器
• 2.2 时间交错模数转换器非理想因素分析
• 2.2.1 失调失配
• 2.2.2 增益失配
• 2.2.3 采样时间失配
• 2.2.4 信噪比（SNR）计算分析
• 第三章 模数转换器测试基础
• 3.1 模数转换器的性能参数
• 3.1.1 静态性能参数
• 3.1.2 动态性能参数
• 3.2 模数转换器测试平台
• 3.2.1 静态参数分析程序
• 3.2.2 动态参数分析程序
• 3.2.3 测试平台
• 3.2.4 测试电路板的设计
• 3.3 时钟抖动的考虑
• 3.4 基于输出迭代法的测试数据分析
• 3.4.1 输出迭代法简介
• 3.4.2 抖动和噪声的影响的评估
• 3.4.3 模数转换器转换性能分析
• 3.5 模数转换器的降采样输出
• 第四章 1吉赫兹6比特时间交错模数转换器设计
• 4.1 结构级设计
• 4.2 电路级设计
• 4.2.1 采样保持电路
• 4.2.2 采样时钟电路
• 4.2.3 缓冲器
• 4.2.4 仿真结果
• 4.3 版图设计
• 4.4 验证测试
• 4.4.1 测试环境和流程
• 4.4.2 测试结果
• 4.4.3 结果分析
• 第五章 时间交错模数转换器校正
• 5.1 时间交错模数转换器校正方法概述
• 5.1.1 失调失配
• 5.1.2 增益失配
• 5.1.3 采样时间失配
• 5.2 两通道时间交错模数转换器数字背景校正
• 第六章 总结与展望
• 6.1 总结
• 6.2 未来工作展望
• 参考文献
• 致谢