部分可重构AES算法的设计与实现

部分可重构AES算法的设计与实现

论文摘要

可重构计算系统是在通用计算机和专用ASIC的基础上发展起来的,它结合了通用计算机的灵活性和专用ASIC的高效性的优点,在加解密、信号处理以及模式识别等诸多领域有着重要应用。部分重构是一种新兴的可重构计算技术,它使得可重构计算系统在重新配置可重构逻辑器件上的部分计算资源时不会影响器件上其余部分的功能,能实现系统资源的分时复用。与早期的可重构计算技术相比,部分重构技术能够进一步提高资源利用率和系统性能。目前国内可重构技术的研究大多是在基于FPGA的可重构平台上进行的,成功的应用还停留在系统的静态重构的层次上。动态重构还在进一步的研究过程中,它面临着重构时隙这样的技术瓶颈。所谓重构时隙就是,在数据重新配置时,可重构芯片的I/O引脚对外呈现高阻状态,重新配置结束后,才恢复对外的逻辑功能,这一时间间隔称为重构时隙。本论文针对上面的问题,提出了部分可重构的AES加/解密设计方法,并对基于模块的部分可重构设计方法进行了深入的研究。主要内容包括:首先介绍了目前可重构计算技术的研究现状和意义,分析了存在的问题。然后在AES算法的理论基础上,提出了基于模块的部分可重构的AES加/解密算法。并且进行了部分可重构验证方案的设计。其次论文系统地论述了基于模块的部分可重构AES加/解密算法的设计流程,对部分可重构的AES加解密算法的代码进行了设计;对部分可重构AES加解密算法的约束条件进行了设计。对模块实现过程中以及最后的编译阶段遇到的问题进行了分析和解决。然后在Xilinx Virtex-II Pro FPGA上实现了这个部分可重构的系统。并通过实验结果证明了这种部分重构设计方法的优势。最后对流水线可重构进行了分析,提出了一种流水线可重构系统结构。能够实现重构过程和执行过程的交叠,达到隐藏重构时间的效果。利用AES加/解密系统进行简单的验证,为这个方向的后续研究作了前期的准备工作。

论文目录

  • 摘要
  • Abstract
  • 第一章 绪论
  • 1.1 课题来源及意义
  • 1.2 研究现状及研究意义
  • 1.2.1 研究现状
  • 1.2.2 研究意义
  • 1.3 课题研究内容
  • 1.4 本论文的安排
  • 第二章 可重构计算系统
  • 2.1 可重构计算概述
  • 2.1.1 编程技术
  • 2.2 可重构计算系统的基本结构及分类
  • 2.2.1 可重构系统的基本结构
  • 2.2.2 可重构系统的分类
  • 2.2.3 可重构技术的应用
  • 2.3 基于FPGA 的可重构技术
  • 2.3.1 FPGA 简介
  • 2.3.2 FPGA 的基本结构
  • 2.3.3 FPGA 动态可重构技术
  • 2.4 本课题采用的硬件
  • 2.4.1 Xilinx Virtex-II Pro FPGA 结构
  • 2.4.2 Xilinx Virtex-II Pro FPGA 配置方式
  • 2.4.3 XUP Virtex-II Pro 开发系统
  • 2.5 本章小结
  • 第三章 AES 加/解密算法原理
  • 3.1 数学基础
  • 3.1.1 字节运算
  • 3.1.2 四字节运算
  • 3.2 AES 算法描述
  • 3.2.1 加解密的输入输出
  • 3.2.2 基本结构
  • 3.2.3 轮变换
  • 3.2.4 密钥扩展
  • 3.3 AES 安全性分析
  • 3.4 本章小结
  • 第四章 部分可重构AES 的设计与实现
  • 4.1 部分重构技术概述
  • 4.1.1 部分重构技术的优势
  • 4.2 部分可重构的设计流程
  • 4.2.1 部分可重构设计的两种模式
  • 4.2.2 基于模块的部分可重构设计流程概述
  • 4.3 设计工具介绍
  • 4.3.1 NGDBuild
  • 4.3.2 MAP
  • 4.3.3 PAR
  • 4.3.4 BitGen
  • 4.4 设计目录的建立
  • 4.2.1 implementation 目录
  • 4.4.2 simulation 目录
  • 4.4.3 synthesis 目录
  • 4.4.4 hdl 目录
  • 4.5 总线宏的设计
  • 4.6 初始预算
  • 4.7 模块设计
  • 4.7.1 轮变换模块
  • 4.7.2 密钥扩展模块
  • 4.7.3 模块实现
  • 4.8 整合编译
  • 4.9 设计验证
  • 4.9.1 设计实现过程中遇到的问题
  • 4.9.2 FPGA 验证
  • 4.10 本章小结
  • 第五章 AES 的流水线可重构体系结构研究
  • 5.1 流水线可重构系统
  • 5.1.1 典型流水线可重构系统简介
  • 5.1.2 可重构流水线结构
  • 5.2 基于流水线重构的AES 算法
  • 5.2.1 流水线结构
  • 5.2.2 算法设计
  • 5.2.3 实验结果及分析
  • 5.3 本章小结
  • 第六章 结束语
  • 6.1 总结
  • 6.2 展望
  • 致谢
  • 参考文献
  • 个人简历
  • 攻读硕士学位期间的研究成果
  • 相关论文文献

    • [1].共享存储可重构计算机软硬件通信的优化实现措施和途径[J]. 数字技术与应用 2019(11)
    • [2].一种支持多种工作模式的可重构计算单元的设计[J]. 微电子学与计算机 2017(10)
    • [3].共享存储可重构计算机的优化[J]. 电子技术与软件工程 2016(18)
    • [4].共享存储可重构计算机软硬件通信的优化实现措施和途径[J]. 福建电脑 2015(10)
    • [5].基于FPGA动态可重构计算机的三模冗余改进法[J]. 宜宾学院学报 2019(12)
    • [6].共享存储可重构计算机软硬件通信的优化实现之我见[J]. 计算机光盘软件与应用 2013(23)
    • [7].共享存储可重构计算机软硬件通信的优化实现探究[J]. 无线互联科技 2014(07)
    • [8].可重构计算在提高数据采集系统容错中的应用[J]. 杭州电子科技大学学报 2009(03)
    • [9].一种面向5G通信的可重构计算架构(英文)[J]. Journal of Central South University 2019(12)
    • [10].多模冗余可重构计算机可靠性研究[J]. 计算机测量与控制 2017(07)
    • [11].可重构技术研究现状与发展[J]. 福建电脑 2011(09)
    • [12].用FPGA加速海啸模拟[J]. 今日电子 2017(06)
    • [13].计算机软硬件通信共享存储可重构的优化实现[J]. 数字技术与应用 2014(03)
    • [14].论共享存储可重构计算机软硬件通信的优化实现探讨[J]. 数码世界 2018(02)
    • [15].基于随机模型的可重构计算芯片互连资源估计[J]. 电路与系统学报 2010(04)
    • [16].一种可重构计算平台中的远程比特流安全更新方案[J]. 微电子学与计算机 2013(12)
    • [17].可重构计算最优编译器并行计算程序编译方法[J]. 探测与控制学报 2011(02)
    • [18].基于遗传算法的功能可重构数字体系研究[J]. 微计算机信息 2011(08)
    • [19].可重构技术在虚拟仪器中的应用[J]. 工业控制计算机 2010(09)
    • [20].可重构计算及其在视频编解码领域的应用[J]. 现代计算机(专业版) 2009(09)
    • [21].可重构计算平台的硬件结构设计[J]. 电视技术 2014(07)
    • [22].基于可重构计算技术的图像分类系统研究[J]. 中国科学技术大学学报 2010(08)
    • [23].基于改进遗传算法的可重构计算任务划分[J]. 计算机工程与应用 2012(03)
    • [24].可重构计算中的负载可分应用性能分析与预测[J]. 小型微型计算机系统 2010(08)
    • [25].可重构技术的航天应用与星载计算机设计[J]. 哈尔滨工程大学学报 2009(05)
    • [26].用于可重构计算的FPGA开发平台的研究[J]. 微电子学与计算机 2010(11)
    • [27].基于FPGA的动态可重构系统设计与实现[J]. 现代电子技术 2009(06)
    • [28].粗粒度可重构并行计算的面向对象仿真研究[J]. 计算机工程与设计 2009(11)
    • [29].可重构计算综述[J]. 小型微型计算机系统 2009(06)
    • [30].基于种类-位置模型的可重构资源指派方法[J]. 电子学报 2015(02)

    标签:;  ;  ;  ;  

    部分可重构AES算法的设计与实现
    下载Doc文档

    猜你喜欢