∑-△A/D转换器中数字滤波器的研究

论文摘要

A/D转换器是数字信号处理的一个非常重要的部分,随着科学技术的发展和人们对其要求的提高,模数转换器的高精度与信号处理电路的单片集成化已成为发展趋势。传统的奈奎斯特率A/D转换器由于采用高位量化结构,所能实现的精度受到元件精度匹配的限制,很难获得较高精度;而采用过采样技术的∑-△A/D转换器采用低位量化结构,充分利用超大规模集成电路高速和高密度的特点,结合数字滤波技术,克服了传统奈奎斯特率A/D转换器对分辨率的限制而得到很高的精度。∑-△A/D转换器包括调制器和数字滤波器两部分,调制器以极高采样速率对输入模拟信号进行采样,对采样的差值进行低位量化。数字滤波器则对量化后的数据码流进行抽取滤波,从而得到高分辨率的数字信号。在实现数字抽取滤波时,采用多级抽取来降低信号频率,滤除基带外噪声。多级处理可以减少滤波器的阶数,大大减少运算量和电路结构的复杂程度。根据抽取滤波器的特点,第一级采用梳状滤波器进行8倍降频,后面采用多个半带滤波器分别进行2倍降频。由于前级滤波器有一定幅度降低,最后一级可采用一个FIR滤波器进行幅度补偿。梳状滤波器和半带滤波器首先在Matlab环境下进行仿真分析,然后利用VHDL语言和QUARTUSⅡ软件,采用ALTERA公司的Cyclone系列FPGA实现。在实现梳状滤波器时,为了进一步提高资源利用,采用位宽剪除方法,在保证滤波效果的同时,硬件效率提高了29%。在实现半带滤波器时,采用转置型并行乘法器结构,乘法在一个时钟周期内完成,然后通过流水线加法器相加,得到滤波输出,使得其速度得到很大的提高。

论文目录

• 摘要
• Abstract
• 1 绪论
• 1.1 本课题研究的意义
• 1.2 ∑-△A/D转换器的发展及现状
• 1.2.1 ∑-△A/D转换器的发展
• 1.2.2 数字滤波器的实现方法
• 1.3 课题方案的初步确定
• 1.4 论文的安排
• 2 ∑-△调制器的特性参数及结构仿真
• 2.1 ∑-△A/D转换器的性能指标
• 2.1.1 过采样率
• 2.1.2 动态范围
• 2.1.3 SNR和 SNDR
• 2.1.4 功耗
• 2.1.5 静态指标
• 2.2 ∑-△调制器的基本概念
• 2.3 ∑-△调制器的结构
• 2.3.1 单循环结构的∑-△调制器
• 2.3.2 级联结构的∑-△调制器
• 2.4 级联结构的∑-△调制器的仿真
• 2.5 本章小结
• 3 数字抽取滤波器
• 3.1 数字滤波器的理论
• 3.1.1 数字滤波器
• 3.1.2 窗函数设计
• 3.1.3 数据抽取
• 3.1.4 多相滤波结构
• 3.2 两种抽取滤波器
• 3.2.1 梳状滤波器
• 3.2.2 半带滤波器
• 3.3 抽取滤波器的多级实现
• 3.4 本章小结
• 4 抽取滤波器的设计及仿真
• 4.1 滤波器参数的确定
• 4.2 梳状滤波器的设计及仿真
• 4.3 半带滤波器的设计及仿真
• 4.4 FIR补偿滤波器
• 4.5 本章小结
• 5 抽取滤波器的FPGA实现
• 5.1 VHDL语言与 FPGA
• 5.1.1 VHDL语言
• 5.1.2 FPGA原理及使用
• 5.1.3 开发软件QUARTUSII
• 5.2 梳状滤波器的FPGA实现
• 5.3 半带滤波器的设计
• 5.3.1 乘法器的设计
• 5.3.2 其他模块的设计
• 5.3.3 半带滤波器的FPGA实现
• 5.4 本章小结
• 6 总结与展望
• 6.1 论文总结
• 6.2 展望
• 参考文献
• 附录
• 致谢
• 读研期间发表的论文情况