论文摘要
随着半导体工艺技术的发展,IC设计者能够将越来越复杂的功能集成到单硅片上形成了片上系统（SoC）。总线作为传统的SoC通信架构随着工艺技术的持续发展已经不能够满足大量运算资源之间的通信互联。在这样的情况下,片上网络（NoC）应运而生。虽然NoC起源于传统网络,但是NoC的许多独特之处导致了传统网络的设计方法不能够直接应用到NoC上来。因此,必须开发出一套适合于NoC的综合优化流程,以平衡设计面临的性能、功耗等问题。本课题对以性能为约束,优化功耗为目标的NoC综合技术进行研究。该综合技术将分属于软件范畴和硬件范畴的设计问题同时加以考虑、求解,在对目标应用的流量特性深入理解的基础上,将目标应用任务图中的任务、执行单元和通信事务分配、映射、调度到目标平台上,以求在满足目标应用性能的基础之上,最大限度的优化网络功耗。完成从目标应用到平台的高速、低功耗综合设计。本文对目标应用进行详细的定义,确立了目标平台的拓扑结构、路由器结构及路由算法,并对目标平台的功耗、延时模型进行推导。在对待求解的问题进行定义和形式化的基础上,用C++语言设计实现了一种启发式、优化能量的软硬件协同综合算法。该算法同时求解了属于硬件范畴的PE映射和属于软件范畴的任务分配、任务调度、路由路径分配问题,在满足性能的条件下优化了系统的功耗。并进一步应用动态电压频率调制技术对网络的执行功耗进行了有效的优化。综合优化的结果经过一个SystemC语言实现的周期精确的模拟器进行仿真验证。实验结果表明,目标应用经过上述综合优化后,网络的总功耗最高降低了89%。通过使用这一综合技术,设计者可以在较短的时间内完成从目标应用到目标平台的综合工作,保证设计目标的达成。此外,在此综合流程的基础之上,对算法的目标函数及约束函数进行修改,可以进一步将NoC的定制化设计目标修改为性能、约束等。