基于SOPC技术的雷达数字接收机设计与实现

论文摘要

随着数字技术的快速发展,在现代雷达应用中,数字信号处理已成为实现各种功能的核心内容。雷达回波信号通常为模拟信号,构建可靠的雷达数字接收机成为后续数字信号分析的重要前提。论文基于SOPC技术,采用软、硬件协同设计的方式,设计了一种嵌入式雷达数字接收机。该数字接收机采用FPGA作为主控芯片,采用DDR2 SDRAM作为缓存,采用CPCI总线作为传输总线,能够完成双路雷达信号的高速采集、下变频处理、缓存、传输等功能。论文研究的内容主要包括以下几个方面:首先,对数字接收机的相关理论做了简要介绍,通过对瞬态极化雷达性能参数的分析,给出了数字接收机的总体设计方案,并对其信号处理过程进行仿真。涉及到的关键技术包括:数字混频器的设计、数字滤波器的设计和数字抽取器的设计。其次,根据接收机的方案设计,给出了系统总体硬件设计,分别对各个功能模块硬件设计进行详细介绍;采用基于SOPC技术的嵌入式控制作为系统的控制方案,设计了采集控制IP核、数字下变频IP核和CPCI接口IP核,编写了相应的驱动程序;搭建了基于MicroBlaze软核处理器的硬件平台,设计了系统的控制流程。最后,针对双通道接收系统中常见的通道不一致性进行了分析,给出了系统均衡方案并验证了其均衡效果;对系统性能进行了测试,给出了测试结果。测试结果表明,系统能够完成中频信号的采集、下变频处理、缓存和传输等功能,并且达到了预期设计的性能指标。

论文目录

• 摘要
• ABSTRACT
• 第一章 绪论
• 1.1 引言
• 1.2 数字接收机的发展现状及趋势
• 1.3 主要工作及论文结构
• 第二章 数字接收机方案设计
• 2.1 数字接收机相关理论
• 2.1.1 数字接收机原理
• 2.1.2 中频采样理论
• 2.2 数字接收机总体设计方案及仿真
• 2.2.1 数字接收机技术指标分析
• 2.2.2 数字混频器的设计
• 2.2.3 数字滤波器的设计
• 2.2.4 数字抽取器的设计
• 2.3 小结
• 第三章 系统硬件设计及实现
• 3.1 系统任务及技术指标
• 3.2 系统总体设计方案
• 3.3 各部分硬件电路设计
• 3.3.1 系统控制模块设计
• 3.3.2 中频信号采集模块设计
• 3.3.3 时钟电路设计
• 3.3.4 高速缓存模块设计
• 3.3.5 CPCI 传输模块设计
• 3.4 小结
• 第四章 基于SOPC 的嵌入式控制设计
• 4.1 Xilinx SOPC 集成开发环境及设计流程
• 4.2 嵌入式SOPC 硬件设计
• 4.2.1 MicroBlaze 功能与结构简介
• 4.2.2 多端口存储控制器设计
• 4.2.3 自定义IP 设计
• 4.3 基于Standalone 的软件设计
• 4.3.1 软件开发环境
• 4.3.2 系统主程序设计
• 4.3.4 自定义IP 核驱动程序设计
• 4.4 小结
• 第五章 通道均衡和系统性能测试
• 5.1 通道均衡
• 5.1.1 通道一致性设计
• 5.1.2 校正方法
• 5.1.3 校正效果
• 5.2 系统性能测试
• 5.2.1 ADC 性能测试
• 5.2.2 DDC 模块功能测试
• 5.3 小结
• 结束语
• 致谢
• 参考文献
• 作者在学期间取得的学术成果