医用CT三维重建系统中PCIE数据传输接口的FPGA设计与实现

论文摘要

随着计算机处理器、显卡核心、FPGA加速器等器件的数据处理速率越来越快,人们对数据的吞吐量产生了越来越高的要求。在医用CT三维重建系统中FPGA硬件加速器对数据传输速率要求很高,传统的PCI、PCI-X总线已无法满足系统的性能需求。因此我们选择了第三代总线PCIE（PCI Express）作为系统的数据传输接口,PCIE体系结构继承了第二代总线体系结构最有用的特点,并且采用了一些新的技术成果。使得它的数据吞吐率可以达到很高的程度:单条链路有效数据速率为2Gb/s。它同时还可以有多条链路。并且它与PCI具有后向兼容性,所以能直接用于当前的操作系统,也可以直接采用PCI设备的驱动程序。本文的主要目标是实现PCIE的数据传输,满足FPGA加速器对高速数据传输的需求。论文首先对PCIE协议进行了分析与研究,分析了各种数据包的格式与功能,根据其对数据处理功能的不同按三层进行了剖析,这三层包括:传输层,数据链路层和物理层。在此基础上研究了XILINX的PCIE IP核的功能及产生与使用方法。最后实现了Local Interface接口模块的设计,Local Interface相当于PCIE分层协议的第四层:应用层,它是PCIE中传输数据的起源地或目的地。在本论文中Local Interface的作用是通过它连接PCIE和存储器,实现两者之间的数据交换。存储器中暂存FPGA加速器需要处理的以及处理完的数据。该模块包含一个接收器和一个发送器,分别进行TLP（Transaction Layer packet）的解码和编码。接收器解码接收到的数据包,发送器把主机需要的信息编码成PCIE能够识别的数据包。Local Interface模块用ISE综合后最大工作频率可以达到370MHz,能够充分满足实际工作频率125MHz的要求。LUT使用了379个单元。最后利用windrv生成PCIE的驱动程序,在PC机上成功实现了数据的读写,为建立完整的FPGA加速器系统提供了试验基础。

论文目录

• 摘要
• Abstract
• 第1章 绪论
• 1.1 课题背景
• 1.2 PCIE总线技术简介
• 1.2.1 PCIE总线技术的产生
• 1.2.2 PCIE总线技术特点
• 1.2.3 PCIE总线的优点
• 1.2.4 PCIE的拓扑结构
• 1.3 PCIE的应用及发展
• 1.4 论文研究的主要内容和章节安排
• 第2章 CT三维重建系统
• 2.1 螺旋锥束CT重建Katsevich算法简介
• 2.2 CT三维重建硬件加速系统的架构
• 2.3 硬件加速器的数据量评估
• 2.4 本章小结
• 第3章 PCIE协议概述
• 3.1 PCIE协议的基本概念
• 3.1.1 PCIE的事务类型
• 3.1.2 非报告事务与报告事务
• 3.1.3 PCIE 的分层结构协议
• 3.1.4 PCIE 各设备层的功能
• 3.2 PCIE的总体结构
• 3.3 处理层包
• 3.3.1 TLP的组装和拆解
• 3.3.2 各种TLP包头格式
• 3.3.3 事务层包的路由方法
• 3.4 数据链路层包
• 3.5 服务质量（QoS）
• 3.6 物理层
• 3.6.1 发送逻辑
• 3.6.2 接收逻辑
• 3.7 本章小结
• 第4章 XILINX PCIE解决方案介绍
• 4.1 PCIE IP的生成
• 4.2 PCIE IP核介绍
• 4.2.1 系统接口（System Interface）
• 4.2.2 PCIE接口
• 4.2.3 用户逻辑接口
• 4.2.4 配置接口
• 4.3 本章小结
• 第5章 Local Interface的设计与验证
• 5.1 存储器
• 5.2 Local Interface的设计
• 5.2.1 接收器模块
• 5.2.2 发送器模块
• 5.3 配置管理模块
• 5.4 系统验证
• 5.4.1 系统验证方案
• 5.4.2 各模块的仿真波形图
• 5.5 系统的原型验证
• 5.5.1 PCIE在FPGA开发板上的实现
• 5.5.2 PCIE设备驱动程序
• 5.6 本章小节
• 结论
• 参考文献
• 致谢
• 简历