Cardbus-AHB桥IP核的设计和实现

论文摘要

CARDBUS是一种高性能PC卡总线接口标准,主要应用于便携式计算机系统（笔记本、PDA等）。AHB是ARM公司推出的一种开放式片上总线,已经广泛的应用于片上系统设计。该总线具有高带宽（最高1024位）、高吞吐率、低功耗等特点,因此,深受业界的欢迎。本文遵循上述两种当前最流行的总线接口标准,设计了CARDBUS-AHB桥IP软核,该IP实现了Cardbus到AHB的协议转换,使得Cardbus主设备可以通过Cardbus接口访问卡端AHB总线上的AHB Slave。最后,在仿真测试环境下对该设计进行了EDA验证。论文主要研究工作如下:制定IP的规格,撰写规格书,包括:IP功能列表、管脚说明（限于篇幅,未能在本文中列出）、接口信号时序、寄存器列表以及寄存器详细说明（限于篇幅,未能在本文中列出）。策划整体方案,撰写相关模块的详细设计方案,包括Cardbus Target模块、读/写FIFO模块、扩展功能模块以及同步器模块;完成RTL代码（Cardbus端）的编写,并进行各模块的单元测试（UT）;协助验证人员搭建验证环境以及构造TESTCASE,根据验证的结果,对代码进行相应的修改,并增加相应的TC;完成代码的综合;本文的验证结果证明CARDBUS-AHB桥IP在功能上是正确的,这为继续深入研究打下了良好的基础。

论文目录

• 摘要
• ABSTRACT
• 第一章 引言
• 1.1 IP 核的发展概述
• 1.2 数字IP 核设计基本流程
• 1.3 CARDBUS-AHB 桥IP 设计环境和工具简介
• 1.4 课题意义及来源
• 1.4.1 课题来源
• 1.4.2 研究目的
• 1.4.3 IP 的应用及前景
• 1.5 本人承担的工作
• 1.6 本论文的安排
• 第二章 CARDBUS 总线协议和AHB 总线协议概述
• 2.1 CARDBUS 总线协议概述
• 2.1.1 Cardbus 总线信号
• 2.1.2 Cardbus 总线交易
• 2.1.3 Cardbus 总线断开连接的类型
• 2.2 AHB 总线协议概述
• 2.2.1 AHB 总线互连结构
• 2.2.2 AHB 信号描述
• 2.2.3 AHB 基本传输
• 2.2.4 AHB 传输类型
• 2.2.5 AHB 猝发操作
• 2.2.6 AHB 传输响应
• 2.3 CARDBUS 总线协议与AHB 总线协议之间的关系
• 2.4 本章小结
• 第三章 CARDBUS-AHB 桥IP 的规格描述和设计
• 3.1 功能列表
• 3.2 接口信号时序
• 3.3 本章小结
• 第四章 CARDBUS-AHB 桥IP 的总体结构设计
• 4.1 CARDBUS-AHB 桥IP 的模块划分
• 4.2 CARDBUS 接口和AHB 接口
• 4.3 内部数据通道
• 4.3.1 读通道
• 4.3.2 写通道
• 4.3.3 交易转换策略
• 4.4 配置通道
• 4.5 CIS 通道
• 4.6 状态改变通知通道
• 4.7 时钟控制
• 4.8 中断设计
• 4.9 时钟以及复位分布
• 4.10 本章小结
• 第五章 CARDBUS-AHB 桥IP 的各功能模块的设计与实现
• CBTAR 模块设计'>5.1 PCMCIA_CBTAR 模块设计
• 5.1.1 功能描述
• CBTAR_SM 子模块设计'>5.1.2 PCMCIA_CBTAR_SM 子模块设计
• 5.1.2.1 功能描述
• 5.1.2.2 功能实现
• CBTAR_RTIMER 子模块设计'>5.1.3 PCMCIA_CBTAR_RTIMER 子模块设计
• 5.1.3.1 功能描述
• 5.1.3.2 功能实现
• CBTAR_DEC 子模块设计'>5.1.4 PCMCIA_CBTAR_DEC 子模块设计
• 5.1.4.1 功能描述
• 5.1.4.2 功能实现
• CBTAR_PAR 模块设计'>5.1.5 PCMCIA_CBTAR_PAR 模块设计
• 5.1.5.1 功能描述
• 5.1.5.2 功能实现
• WRFIFO 模块设计'>5.2 PCMCIA_WRFIFO 模块设计
• 5.2.1 功能描述
• 5.2.2 功能实现
• WRFIFO_WFIFO 的功能实现'>5.2.2.1 PCMCIA_WRFIFO_WFIFO 的功能实现
• WRFIFO_RFIFO 的功能实现'>5.2.2.2 PCMCIA_WRFIFO_RFIFO 的功能实现
• EXT 模块设计'>5.3 PCMCIA_EXT 模块设计
• 5.3.1 功能描述
• EXT_CIS 子模块设计'>5.3.2 PCMCIA_EXT_CIS 子模块设计
• 5.3.2.1 功能描述
• 5.3.2.2 功能实现
• EXT_CLKCTRL 子模块设计'>5.3.3 PCMCIA_EXT_CLKCTRL 子模块设计
• 5.3.3.1 功能描述
• 5.3.3.2 功能实现
• EXT_STSCHG 子模块设计'>5.3.4 PCMCIA_EXT_STSCHG 子模块设计
• 5.3.4.1 功能描述
• 5.3.4.2 功能实现
• DESYN 模块设计'>5.4 PCMCIADESYN 模块设计
• 5.4.1 功能描述
• 5.4.2 功能实现
• 5.5 本章小结
• 第六章 CARDBUS-AHB 桥IP 的系统仿真验证
• 6.1 CARDBUS-AHB 桥IP 的验证环境描述
• 6.1.1 CARDBUS-AHB 桥IP
• 6.1.2 Cardbus master BFM
• 6.1.3 Cardbus monitor BFM
• 6.1.4 AHB Slave BFM
• 6.1.5 AHB master BFM
• 6.1.6 AHB bus BFM
• 6.1.7 AHB monitor BFM
• 6.1.8 TESTBENCH
• 6.1.9 UTILITY
• 6.1.10 Checking
• 6.1.11 Harness
• 6.2 CARDBUS-AHB 桥IP 的仿真测试方案
• 6.3 仿真波形说明
• 6.4 回归测试分析
• 6.4.1 TESTCASE
• 6.4.2 条件覆盖率
• 6.4.3 行覆盖率
• 6.4.4 结论
• 6.5 CARDBUS-AHB 桥IP 的RTL 综合结果
• 6.5.1 面积方面
• 6.5.2 时序方面
• 第七章 结论与展望
• 7.1 结论
• 7.2 未来展望
• 致谢
• 参考文献
• 个人简介