论文题目: 基于片上网络的系统芯片研究
论文类型: 博士论文
论文专业: 计算机应用技术
作者: 荆元利
导师: 樊晓桠
关键词: 片上网络,系统芯片,片上网络互连多处理器结构,处理器,网络,动态功耗管理,路由器,流水线,任务级并行,数据级并行,加速比,并行效率
文献来源: 西北工业大学
发表年度: 2005
论文摘要: 很多数字信号处理(DSP)应用和算法中存在固有的并行性，设计者通常使用多个DSP处理器芯片并行计算，来提高数字信号处理系统的性能。微电子加工技术的进步，使单个系统芯片(SoC)上可以集成多个DSP处理器，而单个DSP处理器在性能提高方面遇到了结构上的瓶颈。目前的研究认为，采用片上网络互连多处理器(NetCMP)结构的DSP处理器SoC能够更高效地提高单个DSP处理器的性能，更好地满足军事和民用高端领域的需要。 本文以国防“十五”预研课题41308010307和国防基础研究课题k1800060504为背景，在完成了“通用DSP处理器—龙腾D1”软核的工作基础上，系统研究了片上网络结构和采用NetCMP结构的“龙腾DN”处理器模型。仿真结果表明，“龙腾DN”处理器能有效地提高对DSP应用的处理能力。 论文的主要工作和创新点如下： 1、在国防“十五”预研课题的资助下，作为主要完成人之一，完成了具有自主知识产权的控制增强型通用DSP处理器软核-龙腾D1处理器的设计工作。龙腾D1处理器软核以FPGA的方式通过了验证，并已在第三方的MP3音频处理SoC中获得应用。龙腾D1处理器软核采用TSMC 0.25μm CMOS工艺，主频超过150MHz，性能达到150MMAC，集成度为32万晶体管。 2、提出了一种两级动态功耗管理(TLDPM)模型。该模型第一级采用积分跟随预测算法，第二级采用适应性微分调节策略，能够更加准确地预测处理器的空闲周期，使处理器节省更多的功耗。仿真结果表明，TLDPM模型降低的功耗比典型预测算法提高了52.9％～89.5％。 3、提出了基于局部负载概率的片上网络功耗模型(NPower)和时延模型(NDelay)，据此分析了三种典型片上网络结构，表明在网络规模相同的情况下，多层Mesh比二维Mesh最多可降低49.0％的功耗和54.2％的时延，比快速立方体最多可降低47.1％的功耗和62.5％的时延，说明多层Mesh是较优的片上网络结构。 4、提出了一种双路由器多层Mesh(Double-Router Hierarchical Mesh，DRHM)结构，采用局部和远程两个路由器，降低了多层Mesh的时延和功耗；仿真结果表明，比单路由器多层Mesh结构的功耗降低31.4％，时延降低30.6％，增加的链路资源不超过15.4％。 5、提出了多个DSP处理器通过双路由器多层Mesh(DRHM)网络互连组成的NetCMP结构处理器-龙腾DN处理器模型。在该模型中，每个DSP处理器通过局部路由器共享相邻处理器的一级存储器；路由器采用并行仲裁的三级流
论文目录:
摘要
ABSTRACT
目录
图索引
表索引
第一章 绪论
1.1 研究背景
1.1.1 片上网络的提出
1.1.2 多处理器系统芯片
1.1.3 片上网络互连多DSP处理器
1.2 片上网络互连多处理器的应用
1.3 国内外研究现状
1.3.1 国内相关研究
1.3.2 国外相关研究
1.4 论文的主要工作和创新点
1.5 论文的结构
第二章 片上网络互连多DSP处理器
2.1 片上网络研究
2.1.1 片上网络结构发展
2.1.2 片上网络研究内容
2.2 DSP处理器结构发展
2.2.1 DSP应用程序特性分析
2.2.2 DSP处理器结构特点
2.2.3 DSP处理器结构发展
2.3 片上网络互连多DSP处理器
2.3.1 多DSP处理器结构
2.3.2 并行编程模型
2.3.3 并行任务映射
第三章 龙腾DSP处理器设计
3.1 龙腾D1处理器系统结构
3.2 龙腾D1处理器控制通路
3.2.1 并发事件的优先级处理
3.2.2 处理器内核的流水线分析
3.2.3 处理器内核的流水线控制
3.3 龙腾D1处理器内核
3.3.1 乘累加器
3.3.2 算术逻辑单元
3.3.3 桶型移位器
3.2.4 内部总线结构
3.4 龙腾D1处理器存储器结构
3.5 龙腾D1处理器串口设计
3.6 龙腾D1处理器时钟管理
3.7 龙腾D1两级动态功耗管理
3.7.1 两级动态功耗管理策略
3.7.2 两级动态功耗管理模型
3.7.3 两级动态功耗管理仿真
第四章 龙腾DN片上网络研究
4.1 片上网络模型
4.2 片上网络功耗模型
4.2.1 二维Mesh
4.2.2 多层Mesh
4.2.3 快速立方体
4.3 片上网络时延模型
4.3.1 带宽相同情况下的时延
4.3.2 带宽不同情况下的时延
4.4 龙腾DN双路由器多层Mesh
4.4.1 双路由器多层Mesh的提出
4.4.2 双路由器多层Mesh的功耗
4.4.3 双路由器多层Mesh的时延
第五章 龙腾DN处理器结构设计
5.1 龙腾DN系统结构
5.1.1 龙腾DN处理器结构
5.1.2 龙腾DN处理器指令集
5.2 龙腾DN片上网络结构
5.2.1 片上网络设计决策
5.2.2 路由机制和路由算法
5.2.3 龙腾DN双路由器结构
5.3 龙腾DN存储器结构
5.3.1 存储器层次结构
5.3.2 片上存储器组织
5.3.3 一级存储器结构
5.3.4 二级存储器结构
第六章 龙腾DN处理器性能评价
6.1 龙腾DN处理器评价模型
6.2 龙腾DN处理器评价方法
6.3 龙腾DN程序并行化处理
6.4 龙腾DN处理器性能分析
6.4.1 滤波器算法
6.4.2 快速傅立叶变换算法
6.4.3 矩阵乘法
6.4.4 二维图像卷积算法
6.4.5 ADPCM编解码应用
6.4.6 信号能谱分析应用
6.4.7 无人机图像处理应用
6.4.8 处理器的性能比较
第七章 总结
7.1 本文所作的工作
7.2 进一步的研究
致谢
博士期间发表的论文
博士期间参加的工作
参考文献
发布时间: 2007-03-29
参考文献
- [1].区域集中全局分布式片上网络关键技术的研究与实现[D]. 舒浩.西安电子科技大学2016
- [2].动态可重构专用片上网络拓扑结构生成算法研究[D]. 黄敬雷.中国科学技术大学2018
- [3].片上网络系统可测试性设计及测试技术研究[D]. 赵建武.电子科技大学2009
- [4].片上网络NoC的通信研究[D]. 李磊.浙江大学2007
- [5].高性能片上网络关键技术研究[D]. 张剑贤.西安电子科技大学2012
- [6].片上网络无虚通道容错路由技术研究[D]. 姚磊.西安电子科技大学2014
- [7].片上网络拓扑结构与通信方法研究[D]. 刘有耀.西安电子科技大学2009
- [8].片上网络通信性能分析与优化[D]. 王坚.电子科技大学2011
- [9].片上网络的网络分配与服务质量研究[D]. 全励.浙江大学2012
- [10].片上网络低功耗设计研究[D]. 董文箫.浙江大学2010
相关论文
- [1].专用片上网络设计方法：通信建模、拓扑构造与自动生成[D]. 马立伟.清华大学2006
- [2].片上网络拓扑结构与通信方法研究[D]. 刘有耀.西安电子科技大学2009
- [3].系统芯片中片上总线结构的性能评价研究[D]. 吴旭凡.东南大学2006
标签：片上网络论文; 系统芯片论文; 片上网络互连多处理器结构论文; 处理器论文; 网络论文; 动态功耗管理论文; 路由器论文; 流水线论文; 任务级并行论文; 数据级并行论文; 加速比论文; 并行效率论文;