面向全定制宏模块的时序建模技术研究与实现

论文摘要

YHFT-DX是一款正在研制的高性能DSP,其内核设计目标为600MHz。为了实现高性能,在电路设计上采用半定制/全定制混合的设计方法,对关键部件如运算部件、寄存器文件和内部Cache等使用全定制设计,其余部分使用半定制设计。为了将全定制的模块顺利融入到半定制的设计流程中去,就需要为它们建立时序模型。目前,已有多家EDA厂商推出了标准单元的时序建模工具,它们能够自动化完成标准单元以及I/O单元的特征参数提取。但对于全定制宏模块的时序建模,仍主要依靠手动方式并通过SPICE模拟提取模块的特征参数,非常缺乏自动化工具的支持。本文在国内外相关研究成果的基础上,对深亚微米工艺条件下的时序建模问题进行了深入研究,提出了面向DX处理器全定制模块的时序建模方案,并结合实践开发了一套有针对性的自动建模算法和工具,大大提高了时序建模的效率和精度。本文的主要创新点有:1、为了使提取的特征参数表能够最大程度地表征参数曲面,同时又尽可能小,本文首先通过动态增加采样点的算法进行参数提取,然后通过两次一维压缩,有效实现了对参数表的优化;2、为了提高电路的模拟精度,本文通过使用一种电压控制电压源的测试电路结构,得到了逼真的非线性输入信号,并实现了对信号斜率快速、精确的控制;3、激励波形的质量直接影响特征参数提取的质量,是参数提取的关键之一,为此本文提出了一种基于路径敏化的激励波形自动生成算法,该算法能够简洁、完备地生成参数提取所需的激励波形。

论文目录

• 摘要
• ABSTRACT
• 第一章 绪论
• 1.1 课题的研究背景
• 1.1.1 集成电路设计面临的挑战
• 1.1.2 半定制、全定制混合设计
• 1.1.3 YHFT-DX 项目背景
• 1.2 课题研究的主要内容
• 1.3 本文的结构
• 第二章 静态时序分析概述
• 2.1 STA 的基本原理
• 2.1.1 时序路径的划分
• 2.1.2 路径延时计算
• 2.1.3 时序约束检查
• 2.2 STA 中的时序弧
• 2.2.1 时序弧的分类
• 2.2.2 时序弧建模方法比较
• 2.3 STA 中的延时模型
• 2.3.1 单元延时模型
• 2.3.2 连线延时模型
• 2.4 本章小结
• 第三章 DX 处理器中定制模块的时序建模
• 3.1 时序模型的分类
• 3.2 时序模型建立的基本步骤
• 3.2.1 模块接口时序
• 3.2.2 时序特征的提取
• 3.2.3 时序信息的描述
• 3.3 全定制宏模块的时序建模
• 3.3.1 宏模块时序弧的压缩
• 3.3.2 两类模块的参数提取
• 3.3.3 定制模块的建模自动化
• 3.4 本章小结
• 第四章 特征参数提取及优化
• 4.1 仿真波形生成电路
• 4.1.1 单buffer 电路存在的问题
• 4.1.2 改进的电压控制电压源电路
• 4.2 参数采样点的选择与优化
• 4.2.1 问题的引出
• 4.2.2 参数表中采样点的选择
• 4.2.3 参数表的压缩
• 4.3 本章小结
• 第五章 激励波形自动生成算法研究
• 5.1 问题的引出与描述
• 5.1.1 T-算法提出的背景及必要性
• 5.1.2 T-算法的基本思想
• 5.2 路径的敏化及其条件
• 5.2.1 单路径敏化
• 5.2.2 多路径敏化
• 5.3 基于路径敏化的激励波形生成算法
• 5.3.1 T-算法中的基本概念
• 5.3.2 T-算法描述
• 5.3.3 T-算法应用实例
• 5.4 本章小结
• 第六章 总结与展望
• 6.1 全文工作总结
• 6.2 工作展望
• 致谢
• 参考文献
• 作者在学期间取得的学术成果