基于PCI Express的多核SoC片间异步桥设计与实现

论文摘要

随着应用需求的不断增加,单核DSP的处理能力已不能满足如3G移动通信、数字消费类电子产品和智慧控制设备等特定应用领域的运算要求。在工艺技术发展的推动下,多核SoC既有应用需求的牵引,又有相关软硬件技术的支持,因此多核SoC已逐渐成为业界研究的热点并得到广泛推广和应用。XX-XDSP是基于XX-DSP的异构多核SoC,为了满足当前对高性能数字信号处理器的需要,实现多个SoC片间的高速数据传输,在XX-XDSP系统结构中采用新的片间互连机制。通过Qlink模块、交叉互连模块Crossbar、异步桥（QlinkPCIExpress桥）模块、PCI Express模块来实现片间的通信任务。其中异步桥实现Qlink协议与PCI Express协议的转换:PCI Express作为片间互连的I/O端口。本文基于这种互连机制,设计了异步桥。主要工作和贡献集中体现在以下几个方面:首先,分析了PCI Express体系结构,掌握了其结构和传输特性。为了节省了芯片的面积,工作中裁减了PCI Express配置空间和多通道部分。其次,我们成功设计了异步桥,实现片间互连的功能,其能够正确完成Qlink报文与PCI Express报文的转换。最后,在PCI Express缺少物理层的情况下,我们通过直接对接PCI Express的PIPE层成功的搭建了模拟测试平台,并构建了4个SoC的模拟测试平台,对设计进行了全面系统的模拟与验证。结果表明异步桥在个片间互连结构中的功能是正确的,并且整个片间互连结构的平均效率能够达到1.55G/s以上。在0.13μm工艺单元库下综合后桥的面积为0.12μm2,片间互连模块总面积为0.65μm2,符合设计要求。

论文目录

• 摘要
• ABSTRACT
• 第一章 绪论
• 1.1 课题背景
• 1.1.1 多核DSP的发展及特点
• 1.1.2 项目背景:高性能异构多核XDSP处理器
• 1.2 PCI Express简介
• 1.3 本文主要贡献及组织结构
• 第二章 PCI Express体系结构概述及事务协议
• 2.1 PCI Express体系结构概述
• 2.1.1 PCI Express事务简介
• 2.1.2 PCI Express的设备层
• 2.1.3 PCI Express的性能与数据传输效率
• 2.2 基于数据包的事务
• 2.2.1 处理层数据包
• 2.2.2 数据链路层数据包
• 2.3 本章小结
• 第三章 XDSP互连结构
• 3.1 Qlink协议及报文格式
• 3.2 交叉开关CrossBar
• 3.3 Qlink-PCI Express桥的整体结构
• 3.4 Qlink-PCI Express桥的接口信号
• 3.4.1 Qlink-PCI Express桥的接口信号
• 3.4.2 Qlink-PCI Express桥的接口信号的时序关系
• 3.5 本章小结
• 第四章 Qlink-PCI Express桥的设计
• 4.1 异步FIFO的设计
• 4.1.1 异步FIFO简介
• 4.1.2 解决亚稳态的具体方法
• 4.1.3 满、半满、空信号的控制
• 4.2 Qlink-PCI Express桥发送部分的设计
• 4.2.1 Qlink报文接收控制逻辑设计
• 4.2.2 Qlink报文解析和PCI Express报文产生控制逻辑设计
• 4.2.3 PCI Express报文发送控制逻辑设计
• 4.3 Qlink-PCI Express桥接收部分的设计
• 4.3.1 PCI Express报文接收和Qlink路由产生控制逻辑设计
• 4.3.2 PCI Express报文发送逻辑设计
• 4.4 本章小结
• 第五章 模拟与验证
• 5.1 模拟环境的建立
• 5.1.1 PCI Express物理层的工作原理及结构特点
• 5.1.2 PCI Express逻辑物理层的连接
• 5.1.3 PCI Express链路的定向和初始化
• 5.1.4 流控制初始化
• 5.1.5 模拟环境的配置
• 5.2 模拟验证与性能分析
• 5.2.1 Qlink-PCI Express桥基本功能的模拟与验证
• 5.2.2 Qlink-PCI Express桥（QPB）在片间互连系统中的模拟与验证
• 5.2.3 代码覆盖率分析
• 5.2.4 片间互连通路性能分析
• 5.3 本章小结
• 第六章 总结与进一步工作
• 6.1 论文总结
• 6.2 进一步工作
• 致谢
• 参考文献
• 作者在学期间取得的学术成果