论文摘要
目前，对于MOSFET工作原理的分析和模拟已逐渐开始在经典、准经典模型的基础上考虑各种量子效应、隧道效应，因此如何准确建立深亚微米／纳米MOSFET的器件模型和提供模型参数已成为重要的研究课题。 论文的主要工作是建立了可以应用于电路设计的超深亚微米器件宏模型。在此基础之上，对GPS接收机前端射频电路进行了功能和结构的研究，并对其内部电路进行了分析与改进。 文章首先对GPS系统进行了一个简单概述，介绍了GPS接收机前端射频芯片的发展以及当前研究状况。并建立了可以应用于电路设计的超深亚微米器件宏模型。 第三章我们对CMOS低噪声放大器的噪声特性进行了详尽的理论分析。并采用噪声优化理论对低噪放电路进行了设计。论文中采用的电路结构是共源极电感负反馈结构。该结构的输入阻抗主要采用电感、电容谐振输入，使得电路在GPS载波信号的频率点1575.42MHz处发生谐振。第一级MOSFET源极的电感用于输入50Ω匹配。两级MOSFET可分别按照噪声性能和线性特性优化。最终放大器的信号放大增益约为15dB，噪声系数为4.5dB，电源电压3.3伏。增益比指标13.5dB要高，同时噪声系数比指标5.4dB要低0.9dB值。电路功耗小于15mW。 第四章我们对射频前端芯片下变频器电路进行了分析。在综合考虑芯片的功耗和电路复杂程度，我们采用了二次变频的电路结构。文章采用以Gilbert乘法单元为核心的双平衡混频器电路，同时在第一级后面接深表面波滤波器来减小镜像干扰。该电路结构的第一级为转换级，实现电压到电流的转换，第二级为切换级，由本振驱动，实现乘法功能，完成频谱搬移。在某种意义上双差分对结构与共源共栅结构具有相似性，也就是说在任何本振半周期中，双差分对结构与共源共栅结构一致。这一相似性使得下变频器的噪声分析可以采用与低噪放类似的分析方法。最终0.18μm CMOS工艺的混频器的噪声系数可以做到10dB左右。 第五章是关于频率合成器电路的设计部分。频率合成器本身由鉴相器、分频器、压控振荡器等部分组成。针对下变频器的二次混频功能，采用了用VCO