面向多核的低功耗数字信号处理器研究与设计

论文摘要

数字信号处理器(DSP)常常需要处理不同精度的运算。低位宽的数字信号处理器进行高精度运算时,由于需要运算的拆分,速度较慢。而在高位宽的数字信号处理器中,虽然速度快,但是用在处理低精度运算时,其效能比较低。本文提出了一种可配置的多核DSP设计方法,根据计算精度的不同,能够被配置成4个核独立运算、每2个核一起或者4个核一起拼接进行运算,在不同精度下都能保证较高的性能。课题首先改进并完成一个16位DSP、1个128位的向量ALU和1个64位的向量MAC的设计。改进数字信号处理器的数据通路设计,使用向量ALU和MAC代替传统的32位标量加法器和16位标量乘法器。在行为级、RTL级和门级电路上采用了多种低功耗技术,有效地降低了多核DSP的功耗。课题搭建了一个性能仿真环境与功耗分析平台,完成处理器的后端设计流程。8个8×8的矩阵乘法程序验证了多核架构的性能。基于Nanosim的功耗分析表明多核数字信号处理器可以低功耗的工作。

论文目录

• 摘要
• ABSTRACT
• 第一章 概述
• 1.1 课题背景
• 1.1.1 不同精度的运算
• 1.1.2 多核拼接运算
• 1.2 数字信号处理器技术
• 1.2.1 DSP 现状
• 1.2.2 DSP 特点
• 1.2.3 多核DSP
• 1.3 论文结构
• 第二章 低功耗技术
• 2.1 低功耗必要性
• 2.2 低功耗种类
• 2.3 功耗组成
• 2.4 低功耗技术
• 2.4.1 门控时钟
• 2.4.2 操作数隔离
• 2.4.3 低功耗编码
• 2.5 本章小结
• 第三章 多核结构
• 3.1 顶层结构
• 3.2 多核译码优化
• 3.3 多核拼接
• 3.4 向量数据通路集成
• 3.5 本章小结
• 第四章 内核DSP 设计
• 4.1 整体结构
• 4.1.1 结构框图
• 4.1.2 指令集
• 4.1.3 流水线
• 4.2 指令译码
• 4.3 存储器访问
• 4.3.1 存储器时序
• 4.3.2 访存冲突
• 4.3.3 访存旁路
• 4.4 数据寻址方式
• 4.5 程序寻址及条件执行
• 4.5.1 程序寻址
• 4.5.2 条件执行
• 4.6 复位与策略
• 4.7 本章小结
• 第五章 向量数据通路设计
• 5.1 向量ALU
• 5.1.1 加法逻辑
• 5.1.2 顶层结构
• 5.1.3 中间逻辑值产生
• 5.1.4 进位传递
• 5.2 向量乘加器
• 5.2.1 现有结构
• 5.2.2 顶层结构
• 5.2.3 部分积产生
• 5.2.4 部分积压缩
• 5.2.5 最终树
• 5.2.6 最后加法器
• 5.3 本章小结
• 第六章 验证与测试
• 6.1 验证平台
• 6.2 基本指令验证
• 6.3 应用验证
• 6.4 测试结果
• 6.5 本章小结
• 第七章 结束语
• 7.1 主要工作与创新点
• 7.2 后续研究工作
• 参考文献
• 致谢
• 攻读硕士学位期间已发表或录用的论文
• 附件