论文摘要
嵌入式系统中图形图像的加速技术在工业、国防和人们的日常生活中有着广泛的应用。然而,目前常用的嵌入式图形加速系统仍存在一些不足,如嵌入式微处理器负担过重,移植性不强,显示功能有限等,导致嵌入式系统在完成连续动态的、高质量的图像显示任务时面临较大的困难。在嵌入式系统中利用图形加速芯片来协助嵌入式微处理器完成图形图像的加速任务,能大幅度的提高图形图像处理速度,节省嵌入式系统的资源。因此,对嵌入式图形加速芯片体系结构进行研究对于增强嵌入式系统图形图像的功能有极为重大的意义。论文基于处理速度、系统资源、移植性等方面的考虑,提出了一种新的嵌入式图形加速芯片体系结构。在新的体系结构中各功能被划分为独立的模块,并通过硬件逻辑电路来对各模块的功能进行实现,将嵌入式微处理器从繁重的图形图像显示处理任务中解放出来,提高了图形图像的处理速度,节省了嵌入式微处理器的系统资源。同时,芯片为嵌入式微处理器提供了通用的数据、地址和控制总线,以及一套完整的命令集,使其能与不同的嵌入式微处理器进行通信,具有较强的通用性。为了验证这种体系结构的可行性,本文利用系统芯片设计技术,在一块定制的开发板上实现了嵌入式图形加速芯片的原型系统。开发板的核心由一块Xilinx公司的FPGA芯片、一块SDRAM存储芯片、一块FLASH存储芯片组成。在构造原型系统的过程中,本文采用了FPGA的开发流程分阶段进行设计,并用Verilog硬件描述语言实现了一个嵌入式通用图形加速芯片的IP核。最后搭建一个测试平台对实现的芯片进行测试,该平台包括了一个用TCL语言开发的测试环境必须的命令发送软件。该命令发送软件用于产生各种显示操作命令,并将这些命令发送给嵌入式通用图形加速芯片。测试结果表明,嵌入式图形加速芯片能根据用户发送的操作命令,快速地完成图形图像的显示、数据的下载、屏幕块的操作等等,达到了预期的设计目标。
论文目录
摘要Abstract第1章 绪论1.1 课题来源和意义1.2 研究内容1.3 本文主要工作1.4 论文结构第2章 图形图像加速及相关研究2.1 图形加速2.2 嵌入式系统中图形图像的加速2.3 可编程逻辑硬件2.4 系统芯片的特点第3章 嵌入式图形图像加速系统常用体系结构分析3.1 引言3.2 嵌入式图形图像加速系统体系结构的分类3.2.1 纯粹基于MCU的体系结构3.2.2 基于MCU和可编程逻辑器件实现LCD控制器的体系结构3.2.3 基于嵌入式图形加速芯片的体系结构3.3 小结第4章 嵌入式通用图形加速芯片体系结构4.1 引言4.2 嵌入式通用图形加速芯片的功能需求4.3 嵌入式通用图形加速芯片体系结构顶层模块的划分4.4 DCM时钟管理模块4.5 CPU接口模块4.5.1 功能描述4.5.2 CPU接口模块的总体结构4.5.3 寄存器组模块设计4.5.4 命令分析状态机模块设计4.6 几何图形绘制模块4.6.1 功能描述4.6.2 几何图形绘制模块的总体结构4.6.3 通用寄存器解析模块4.6.4 绘图状态机模块4.7 存储器接口模块4.7.1 总体结构4.7.2 SDRAM控制器模块4.7.3 FLASH控制器模块4.7.4 多路复用器4.8 帧缓冲区管理模块4.8.1 总体结构4.8.2 读存储器模块4.8.3 BUFFER模块4.8.4 写存储器模块4.9 LCD控制模块4.9.1 总体结构4.9.2 背光驱动模块4.9.3 显示数据自动更新模块4.9.4 颜色映射与叠加模块4.9.5 LCD扫描输出模块4.10 小结第5章 嵌入式通用图形加速芯片原型系统实现5.1 引言5.2 硬件平台、设计工具与开发环境5.2.1 硬件实现技术选择5.2.2 开发平台组成和开发工具介绍5.2.3 系统开发流程介绍5.3 基本硬件系统实现5.4 DCM时钟管理模块的实现5.5 CPU接口模块的实现5.5.1 寄存器组模块的功能5.5.2 命令的分析和处理5.6 几何图形绘制模块的实现5.6.1 绘图命令的参数分析5.6.2 绘图状态机5.7 存储器接口模块的实现5.7.1 SDRAM控制器5.7.2 FLASH控制器5.8 帧缓冲区管理模块的实现5.8.1 读存储器的处理5.8.2 BUFFER模块的实现5.8.3 写存储器的处理5.9 LCD控制模块的实现5.9.1 PWM信号的生成5.9.2 显示数据的自动更新处理5.9.3 颜色映射与叠加5.9.4 LCD扫描的控制5.10 小结第6章 原型系统的测试与评价6.1 引言6.2 测试环境的搭建6.3 命令发送软件设计6.4 图形显示功能测试6.4.1 测试方法和过程6.4.2 测试结果6.5 通用性测试6.6 小结结论1. 论文工作总结2. 进一步的工作展望参考文献附录A 攻读学位期间所发表的论文及参加的科研项目致谢
相关论文文献
标签：图形加速芯片论文; 嵌入式微处理器论文; 硬件描述语言论文;
