数字图像处理系统中DDR控制器的设计及实现

论文摘要

内存控制器(Memory Controller)是计算机系统内部控制内存并且通过它实现内存与处理器之间交换数据的重要组成部分。它不仅决定了计算机系统的内存性能,对系统的整体性能也有较大影响。目前,由于在高速数据采集系统中,将模拟信号转换成数字信号后,需要先将数据存储于存储器中,再进行相应的处理,然而高速模/数的转换率较高,传统的大容量SDR SDRAM在工作速度上很难与模/数转换的输出速度相匹配,使得高速数据在存储过程中的可靠性、实时性受到影响。DDR又称DDR SDRAM,是建立在SDR SDRAM的基础上的,速度和容量都有了很大提高,同时DDR使用双倍数据速率结构,能获得比SDRAM更高的性能,因此,在高速数据采集系统中得到了广泛的应用。但是其接口与目前广泛应用的微处理器并不兼容,同时,DDR的控制逻辑比较复杂,对时序要求也十分严格,使用起来并不方便。针对以上问题,本文结合具体项目,以大容量存储器在高性能大幅面彩色扫描仪中的应用为背景,在深入分析DDR存储器工作原理的基础上,提出了一种基于FPGA的DDR控制器的设计方法。通过该DDR控制器来实现内存储器与数字信号微处理器(DSP)、现场可编程门阵列(FPGA)等之间的通信和在数字图像采集处理过程中对数据的高速大容量存储。

论文目录

• 摘要
• Abstract
• 第一章 绪论
• 1.1 题目来源
• 1.2 选题依据
• 1.3 研究现状
• 1.4 研究目的和意义
• 1.5 论文结构
• 第二章 DDR存储器工作原理分析
• 2.1 内存储器相关知识概述
• 2.1.1 内存储器的分类
• 2.1.2 内存芯片的基本结构和译码驱动方式
• 2.1.3 内存条的硬件组成
• 2.1.4 内存储器的性能指标
• 2.2 DDR存储器基本操作原理
• 2.2.1 DDR存储器产生背景
• 2.2.2 DDR存储器基本命令
• 2.2.3 DDR存储器工作方式
• 2.3 DDR存储器采用的新技术
• 2.3.1 扩展模式寄存器设置
• 2.3.2 差分时钟
• 2.3.3 数据选取脉冲
• 2.3.4 写入延迟
• 2.3.5 突发长度与写入掩码
• 2.3.6 延迟锁定回路
• 2.4 小结
• 第三章 DDR控制器总体设计
• 3.1 设计原则
• 3.2 DDR控制器的命令解析
• 3.2.1 自动预充电读操作
• 3.2.2 自动预充电写操作
• 3.2.3 自动刷新操作
• 3.2.4 配置模式寄存器操作
• 3.2.5 预充电所有存储体操作
• 3.3 基于状态机的DDR控制流程设计
• 3.3.1 有限状态机
• 3.3.2 硬件描述语言Verilog HDL
• 3.3.3 使用Verilog HDL设计有限状态机
• 3.3.4 有限状态机中无效状态恢复问题
• 3.4 DDR控制器总体结构设计
• 3.4.1 外部接口
• 3.4.2 总体核心框架
• 3.5 小结
• 第四章 DDR控制器详细设计及仿真
• 4.1 模块详细设计
• 4.1.1 控制接口模块
• 4.1.2 命令解析模块
• 4.1.3 数据通路模块
• 4.2 可编程逻辑设计环境的选择
• 4.3 可编程逻辑器件的选择
• 4.4 仿真分析
• 4.5 小结
• 第五章 结束语
• 5.1 总结
• 5.2 展望
• 致谢
• 参考文献
• 附录A 术语