并发系统的事件结构模型初步研究 ——基于事件结构的SystemVerilog指称语义

并发系统的事件结构模型初步研究 ——基于事件结构的SystemVerilog指称语义

论文摘要

并发性(Concurrency)在现实生活中普遍存在,包括并行性(Parallel)和分布性(Distribution)。并发系统是指运行在多机或支持多进程的单机体系结构上的系统,由一组共享资源的进程构成,每个进程由一个顺序程序所定义,共享资源使得各进程能相互通信、相互配合以完成某些任务。集成电路系统就是一种典型的并发系统,在运行过程中具有并发特性。由于其设计越来越复杂,同时要求投入市场的时间越来越短,所以采用以硬件描述语言HDL(Hardware DescriptionLanguage)为基础的自上而下的设计方法。利用这种语言,集成电路系统的设计可以从上层到下层(从抽象到具体)逐层描述设计思想。硬件描述语言在其发展的20年中,语言种类众多,例如:VHDL、Verilog和SystemC等。由于不同的语言只适合产品设计的不同阶段,使得在每一阶段都要重新编码,造成开发人员的重复劳动。为了改变这种状况,加快开发进度,Accellera标准组织提出了SystemVerilog。它对Verilog-2001进行了扩展,例如:高层抽象的系统建模、测试环境自动化以及对Verilog和C语言的整合等。由于扩展了新功能,SystemVerilog可以贯穿于硬件开发的不同阶段,减少了重复编码,适合对大型电路设计产品建模和验证。SystemVerilog功能如此强大,令硬件电路设计人员和验证人员欢欣鼓舞。但是,这也意味着SystemVerilog涉及内容广泛、语法繁多。如何准确的理解、应用SystemVerilog,以保证在设计的不同阶段排除二义性,确保硬件电路设计的正确性,这些仅靠Accellera提供的参考手册是不够的。因此,本文对SystemVerilog的指称语义进行研究。形式化方法基于数学框架,对系统的语法和语义进行严格的定义,可以保证刻画和分析系统的正确性,有效支持系统设计过程及过程的转换。目前,形式化模型主要分为交错型和真并发型两类。交错模型根据动作发生的全序关系模拟系统的行为。而真并发模型并不关心全局状态,只是根据动作的局部次序对系统行为进行模拟。这种偏序关系反映了动作间的因果联系。事件结构就是真并发模型的一种。其基本概念是标签事件和事件间的因果、矛盾、独立关系。在研究中,抽象模型采用形式化模型的真并发分支——EBES(ExtendedBundle Event Structure),以便准确方便地刻画SystemVerilog描述的硬件系统的真并发特点。我们所做的主要工作是:首先,在研究SystemVerilog参考手册等相关资料的基础上,从其语法中抽取出一个同步子集。该子集主要刻画进程之间的交互和进程行为,包括:进程的顺序执行、并发执行、往复执行和判断执行,进程间的不确定选择,以及进程的等待和中断等。其次,利用进程代数的LOTOS形式描述以上各种进程行为的基于EBES模型指称语义,准确定义其执行后产生的结果和系统的状态,以提供一个无二义性的SystemVerilog文档,避免硬件设计中的逻辑性错误。

论文目录

  • 摘要
  • Abstract
  • 第1章 绪论
  • 1.1 背景知识
  • 1.1.1 几种主要的HDL
  • 1.2 本文主要工作
  • 1.3 本文章节安排
  • 第2章 形式语义学
  • 2.1 形式语义学的发展
  • 2.2 形式语义学的分类
  • 2.2.1 操作语义学
  • 2.2.2 指称语义学
  • 2.2.2.1 举例
  • 2.2.3 公理语义学
  • 2.2.4 代数语义学
  • 第3章 进程代数
  • 3.1 进程代数的发展
  • 3.1.1 CCS语言
  • 3.1.2 CSP语言
  • 3.1.3 ACP语言
  • 3.2 LOTOS语言
  • 3.2.1 LOTOS描述机制
  • 3.2.2 LOTOS行为表示
  • 第4章 事件结构
  • 4.1 事件结构介绍
  • 4.2 事件结构的主要类型
  • 4.2.1 基本事件结构
  • 4.2.2 稳定事件结构
  • 4.2.3 流事件结构
  • 4.2.4 集束事件结构
  • 4.2.5 扩展集束事件结构
  • 第5章 SystemVerilog语法介绍
  • 5.1 SystemVerilog语法介绍
  • 5.2 SystemVerilog基本语法结构
  • 5.2.1 抽象数据类型
  • 5.2.2 数组
  • 5.2.3 操作符
  • 5.2.4 过程语句与控制流
  • 5.2.5 进程
  • <sup>*'>5.2.5.1 always<sup>*
  • 5.2.5.2 fork...join
  • 5.2.6 进程控制
  • 5.2.7 细粒度进程控制
  • 第6章 基于事件结构的SystemVerilog指称语义
  • SV语法'>6.1 PASV语法
  • SV的指称语义'>6.2 PASV的指称语义
  • 6.2.1 时间EBES
  • 6.2.2 指称语义
  • 6.3 举例
  • 第7章 总结与展望
  • 参考文献
  • 致谢
  • 个人简历、在学期间发表的学术论文与研究成果
  • 相关论文文献

    • [1].并发系统概率空间的形式化构造方法[J]. 计算机工程与科学 2008(11)
    • [2].并发系统中基于优先级的调度分析[J]. 计算机科学 2016(S2)
    • [3].扩展π演算对时间相关移动并发系统的建模与推演[J]. 西安交通大学学报 2014(09)
    • [4].医院实时多并发系统的研究[J]. 价值工程 2011(09)
    • [5].白塞病并发系统损害51例临床特点分析[J]. 中国药物与临床 2018(07)
    • [6].并发系统互斥约束的形式化验证[J]. 商洛学院学报 2011(06)
    • [7].模型检测中的偏序简化[J]. 扬州职业大学学报 2009(04)
    • [8].基于TCSP的实时并发系统测试方法[J]. 高技术通讯 2015(04)
    • [9].基于本体的并发错误测试工具推荐方法研究[J]. 计算机科学 2017(11)
    • [10].“基于Petri网的协议工程及并发系统建模”学术研讨会征文通知[J]. 计算机科学与探索 2008(01)
    • [11].基于ASP的CSP并发系统验证研究[J]. 计算机科学 2012(12)
    • [12].并发系统的安全性与活性的验证方法[J]. 计算机工程与应用 2008(04)
    • [13].实时并发系统的PTSL模型检测[J]. 智能系统学报 2017(05)
    • [14].模型检测中的偏序约简[J]. 电脑知识与技术 2009(26)
    • [15].基于动作细化的握手扩展[J]. 电子科技大学学报 2011(03)
    • [16].用基于流事件结构的偏序时序逻辑刻画并发系统多诱因特征[J]. 四川大学学报(工程科学版) 2008(01)
    • [17].浅析模型检测技术[J]. 信息技术与信息化 2014(07)
    • [18].程序中死锁检测的方法和工具[J]. 现代计算机(专业版) 2017(03)
    • [19].基于偏序简化的并发系统验证[J]. 计算机应用与软件 2008(06)
    • [20].采用扩展π演算的测试用例生成方法[J]. 计算机工程与设计 2016(11)
    • [21].高性能网站安全建设探讨[J]. 计算机安全 2012(10)
    • [22].广义可能性决策过程的计算树逻辑模型检测[J]. 计算机工程与科学 2015(11)
    • [23].多发伤并发系统炎症反应综合征患者的肠内营养支持与护理[J]. 现代中西医结合杂志 2009(18)
    • [24].基于进程代数的系统性能评价方法综述[J]. 软件导刊 2015(02)
    • [25].Email系统特征交互问题的π-演算检测[J]. 华侨大学学报(自然科学版) 2011(02)
    • [26].基于场景的并发系统需求验证方法研究[J]. 哈尔滨工程大学学报 2011(10)
    • [27].SOCKET通信程序模型抽取及可靠性验证[J]. 计算机科学 2012(11)
    • [28].葡萄酒色痣并发系统畸形1例[J]. 临床皮肤科杂志 2020(02)
    • [29].关于并发系统分支互模拟关系发散性保持的研究[J]. 计算机系统应用 2016(12)
    • [30].产科危重症并发系统器官功能衰竭的临床分析[J]. 中国医药导刊 2012(12)

    标签:;  ;  

    并发系统的事件结构模型初步研究 ——基于事件结构的SystemVerilog指称语义
    下载Doc文档

    猜你喜欢