数字卫星接收机解调器的设计与DSP实现

论文摘要

卫星接收机的数字化是电子系统发展的必然趋势。解调器是接收机中的关键部件,数字化接收机与模拟接收机的区别始于解调器。可以说接收机数字化的主要内容就是设计数字化解调器。现在,迅速发展的数字化理论和微电子技术为数字化解调器的实现提供了必要的支持。本文的内容分载波同步环的设计和码位同步环的设计两部分。载波环采用的是应用广泛的科斯塔环结构,环路的设计围绕如何选取合适的环路参数展开讨论,提出了一套选取和验证环路参数设计合理性的方案。码位同步环采用了Gardner提出的内插环结构,这种结构的码位同步环在我所研制的数字解调器中尚未使用过。内插环的结构不需要采样时钟与位时钟同步,它用采样率转换的方法直接对数字信号重取样,并通过简单的定时误差检测算法就可以使重取样点落在最佳符号判决点的位置上。这种实现原理保证了载波同步环和码位同步环的相互独立,简化了系统结构,提供了精确的相位对准效果,并且特别适合于数字信号处理方式下的码位同步。本文提出了一套数字化解调器的实现方案,通过MATLAB做仿真分析,论证了方案的可行性,最后选用合适的FPGA和DSP器件实现了数字解调器的功能。

论文目录

• 摘要
• Abstract
• 第一章 绪论
• 1.1 引言
• 1.2 数字化接收机的典型结构
• 1.3 载波同步方案选择
• 1.4 码位同步方案选择
• 1.5 本文工作
• 第二章 锁相环的工作原理和科斯塔环捕捉性能分析
• 2.1 锁相环的结构和原理
• 2.2 数字科斯塔环的MATLAB 仿真设计
• 2.3 环路延时给数字科斯塔环的捕捉带宽带来的影响
• 2.4 数字科斯塔环快捕带宽的大小
• N的取值上限和Ζ的选取'>2.5 延时条件下Ω_N的取值上限和Ζ的选取
• 2.6 小结
• 第三章 白噪声条件下载波同步环的设计方案
• 3.1 环路噪声带宽与科斯塔环的输出信噪比
• 3.2 环路跳周对环路性能的影响
• 3.3 载波同步环的设计方案
• 第四章 码位同步技术与环路设计
• 4.1 环路结构
• 4.2 内插算法分析
• 4.2.1 采样率转换
• 4.2.2 内插滤波公式的推导
• 4.2.3 内插滤波器的原理
• 4.2.4 内插滤波器的特性
• 4.2.5 内插滤波器的设计
• 4.3 定时误差检测算法
• 4.4 环路滤波器（LPF）
• 4.5 数控振荡器（NCO）
• 4.6 小结
• 第五章 数字化解调器的硬件系统实现
• 5.1 器件选用
• 5.1.1 A/D 转换器的选择
• 5.1.2 FPGA 的选择
• 5.1.3 DSP 的选择
• 5.2 载波同步环的FPGA 实现
• 5.2.1 载波同步环硬件实现的构建方案
• 5.2.2 NCO 在FPGA 中的实现
• 5.3 码位同步环的硬件实现
• 5.3.1 时钟系统
• 5.3.2 码位同步环的FPGA 实现
• 5.3.3 码位同步环的顶层原理图
• 5.4 小结
• 第六章 总结与展望
• 致谢
• 参考文献