论文摘要
随着集成电路工艺制造技术和IC设计能力的不断提高,对电路的测试变得越来越复杂和困难。可测性设计技术作为目前解决芯片测试问题最为有力的方法,日益受到重视。Cobra是一款运动控制芯片,其内部包含逻辑电路、静态存储器,模数转换（AD）和锁相环（PLL）等模块。本文简要分析了可测性设计的几种方法,如全扫描设计,部分扫描设计,边界扫描设计和内建自测试,并简单地介绍各种方法的概念和电路结构,分析其优缺点和适用范围,在此基础上针对Cobra芯片项目的特点制定了合适的测试策略。对于Cobra芯片内的AD和PLL等IP核,使用其本身自带的测试方法。逻辑电路是Cobra芯片的核心部分,也是测试关注的重点,本文使用全扫描设计的技术来测试逻辑电路。为了改善电路测试的可控性和可观察性,对电路的结构作了大量优化,例如在测试模式下,将存储器的输入数据旁路到数据输出端口,其他输入端口上加观察点;AD的输出数据经过寄存器输出;不可控的时钟信号和复位信号分别替换成可控的测试时钟和复位信号。为了减少测试时间,使用包含8条扫描链的扫描结构,还精心构造了扫描链,减少每次移位输入输出的时钟周期数。通过使用TetraMAX做ATPG的结果显示,最终的测试覆盖率达到99.66%。嵌入式存储器处于电路的内部,不易通过输入端来直接访问,而且由于密度高容量大,测试非常困难。本文使用内建自测试（BIST）方法对嵌入的静态存储器进行测试。内建自测试电路采用了march B和march C-两种算法,保证了测试能够覆盖到尽可能多的故障模型。同时,为了减少电路的面积,本文提出将两种算法融合到一个状态机中实现,通过共享部分电路达到减少电路规模的目的。由于不需要使用外部测试仪,测试能在存储器最大设计频率下运行。