基于嵌入式的随机采样系统设计

论文摘要

现代信号处理主要倾向于处理数字信号,而自然界的信息大部分是模拟信息量,要进行数字化处理,必须先对它们进行数字量化。当周期信号的频率高时,可以采用等效采样方法,利用转换速率比较低的A/D转换器实现对它的捕捉。本系统要求在模拟示波器的基础上,外加存储电路和随机等效采样功能,用嵌入式处理器进行系统设计,使示波器成为模拟数字混合示波器。本文首先介绍了随机采样的理论基础和随机采样系统的硬件电路,然后重点介绍了随机采样的关键技术─时间展宽电路的设计和仿真,接着介绍了嵌入式处理器相关知识和随机采样系统的逻辑控制电路设计;最后介绍了嵌入式软件设计。本系统设计采用了经典等效采样技术,用嵌入式处理器进行了系统设计,简化了软硬件的设计,缩短设计周期,降低了系统制造成本。

论文目录

• 摘要
• Abstract
• 第一章 绪论
• 1.1 课题的提出依据和意义
• 1.2 数据采集系统概述
• 1.3 本课题的研究背景与研究任务
• 第二章 随机采样的理论基础
• 2.1 随机采样原理
• 2.2 短时间测量原理
• 2.3 随机采样系统时间展宽方法
• 2.4 随机等效采样算法
• 第三章 随机采样系统硬件设计
• 3.1 系统硬件的总体结构
• 3.1.1 时钟基准系统
• 3.1.2 下载编程模式
• 3.2 前端信号调理电路
• 3.2.1 信号调理电路
• 3.2.2 信号整形电路
• 3.2.3 运算放大电路
• 3.2.4 A/D 转换电路及其存储电路
• 3.3 其它的硬件电路
• 3.3.1 D/A 转换电路及显示电路
• 3.3.2 扫描电路设计
• 第四章 时间展宽电路的设计、仿真及调试
• 4.1 时间展宽电路设计
• 4.2 时间展宽电路仿真
• 4.2.1 窄脉冲的形成电路及其仿真
• 4.2.2 时间展宽电路仿真结果
• 4.3 时间展宽电路的调试
• 第五章 FPGA 芯片的使用
• 5.1 可编程器件的应用以及开发工具
• 5.2 Nios CPU 生成过程
• 5.2.1 Nios 嵌入式CPU 核概述
• 5.2.2 Nios 嵌入式系统设计流程
• 5.2.3 Nios CPU 的生成
• 5.2.4 地址线和数据线的译码控制电路
• 5.3 随机采样系统的数字逻辑控制电路设计
• 5.3.1 译码控制电路
• 5.3.2 数字触发电路
• 5.3.3 采样时钟产生电路
• 5.3.4 短时间测量电路
• 5.3.5 数据采集控制电路
• 5.3.6 数据显示控制电路
• 第六章 嵌入式软件设计及系统调试
• 6.1 嵌入式软件设计
• 6.1.1 NiosⅡ集成开发环境（IDE）
• 6.1.2 实时采样软件设计
• 6.1.3 随机等效采样软件设计
• 6.2 系统调试
• 总结和展望
• 致谢
• 参考文献
• 研究成果