城域以太网若干关键问题研究

论文摘要

以太网在城域网中的应用,即城域以太网,是目前的研究热点,且受到业界的广泛关注。在诸多城域以太网解决方案中,全以太网的解决方案由于能够最大程度地继承以太网价廉物美的特点,被认为是最有竞争力的方案之一,但是其故障恢复和QoS方面的性能还有待提高;而在TDM网络大量铺设的现状下,基于TDM设施的解决方案是一种很实用的过渡性方案。因此,本文主要研究全以太网解决方案的故障恢复和QoS问题,以及基于现有TDM设施的解决方案中的电路设计问题。论文的主要创新成果和结论如下:1.针对全以太网的解决方案,提出了一种基于自保护生成树的快速故障恢复方案,能够实现对任意单故障的快速恢复。从理论角度证明了,该方案对生成树数目和网络拓扑的要求都达到了下限。此外,仿真结果表明,故障恢复时间为几十毫秒量级,满足城域以太网的需求。2.针对全以太网解决方案的拥塞控制问题,设计了一种高精度低复杂度的速率控制电路。针对硬件实现,对漏桶算法进行改进后,所设计的速率控制电路具有如下优点:发送速率的调整精度高,满足IEEE 802.3ar工作组所提出的高于1%的需求;电路简单,规模小于以太网MAC电路的5%。3.针对全以太网的解决方案,提出了一种用于降低故障发生后平均延时的分布式切换方法。理论证明和仿真结果表明,分布式切换在不恶化工作树平均延时的前提下,能够明显减小网络的单链路故障下平均延时。4.针对基于现有TDM设施的解决方案,提出了一种基于帧间插的以太网到多路E1反向复接器设计方案并用FPGA进行了实现。相比已有的字节间插方案而言,帧间插方案的优点是,只要有一路E1正常工作就能实现部分数据帧的传输,从而可以用网管功能实现快速自动的故障隔离。5.从电路设计的角度,提出了一种利用异步采样电路的不确定性提高FPGA的设计安全性的方案。异步采样电路的特点是,每次上电后的输出序列都不一样,而且和温度等外界因素有关。这种不确定性将使得剽窃者每次采样到的配置数据和验证数据几乎都不一样,增加了剽窃的难度。

论文目录

• 摘要
• ABSTRACT
• 主要符号对照表
• 第1章 引言
• 1.1 城域以太网概述
• 1.2 城域以太网的传输技术
• 1.2.1 全以太网的解决方案
• 1.2.2 基于VPLS 的解决方案
• 1.2.3 基于现有TDM 设施的解决方案
• 1.3 全以太网的城域网解决方案
• 1.3.1 以太网技术的发展
• 1.3.2 以太网的故障恢复机制
• 1.3.3 以太网的QoS 机制
• 1.4 以太网到多路E1 反向复接技术
• 1.5 论文主要内容和结构安排
• 第2章 基于自保护生成树的城域以太网故障恢复方案
• 2.1 本章引言
• 2.2 网络建模和符号定义
• 2.3 基于SST 的单链路故障处理方案
• 2.3.1 处理单链路故障的自保护生成树构建算法
• 2.3.2 故障恢复机制BLRM
• 2.4 基于SST 的单节点故障处理方案
• 2.4.1 将BLRM 应用到节点故障的情况
• 2.4.2 处理单节点故障的自保护生成树构建算法
• 2.4.3 方案的拓扑要求
• 2.5 故障恢复时间评估
• 2.5.1 故障恢复过程分析
• 2.5.2 仿真结果和分析
• 2.5.3 相关工作比较
• 2.6 基于BLRM 的链路负载均衡机制
• 2.7 基于多SST 的城域以太网体系结构
• 2.7.1 多SST 情况下的BLRM 替换
• 2.7.2 SST 构建算法的进一步讨论
• 2.7.3 SST 和其他生成树共存的讨论
• 2.8 本章小结
• 第3章 城域以太网拥塞控制中的速率控制电路设计
• 3.1 本章引言
• 3.2 以太网拥塞控制机制研究现状
• 3.2.1 逐跳拥塞控制的系统模型
• 3.2.2 IEEE 802.3x PAUSE 帧拥塞控制机制
• 3.2.3 PAUSE 功能扩展方案
• 3.2.4 IEEE 802.3ar 以太网拥塞管理工作组
• 3.2.5 城域以太网逐跳拥塞控制机制的特点
• 3.3 高精度速率控制电路设计
• 3.3.1 速率控制电路的重要性
• 3.3.2 经典漏桶算法在硬件实现中所遇到的问题
• 3.3.3 便于硬件实现的漏桶算法
• 3.3.4 设计实现
• 3.3.5 系统测试
• 3.3.6 参数讨论
• 3.4 本章小结
• 第4章 城域以太网故障恢复方案中的 QoS 问题
• 4.1 本章引言
• 4.2 相关研究工作
• 4.3 利用分布式切换降低故障发生后的平均延时
• 4.3.1 单故障恢复树介绍
• 4.3.2 单链路故障下平均延时的定义
• 4.3.3 修改后的树构建算法
• 4.3.4 分布式切换
• 4.3.5 仿真结果和性能分析
• 4.4 本章小结
• 第5章 基于帧间插的以太网到多路E1 反向复接器设计
• 5.1 本章引言
• 5.2 帧间插和字节间插方案的比较
• 5.3 基于帧间插的以太网到多路E1 反向复接器设计
• 5.3.1 反向复接器实验板设计
• 5.3.2 LAPS 简介
• 5.3.3 系统方案——LAPS 模块复用技术
• 5.3.4 SDRAM 控制器设计
• 5.4 硬件实现和性能分析
• 5.5 利用异步采样电路提高FPGA 的设计安全性
• 5.5.1 FPGA 设计安全性综述
• 5.5.2 异步采样电路
• 5.5.3 利用异步采样电路提高FPGA 设计安全性的方案
• 5.5.4 安全性分析
• 5.6 本章小结
• 第6章 结论
• 6.1 论文总结
• 6.2 未来展望
• 参考文献
• 致谢
• 个人简历、在学期间发表的学术论文与研究成果