语音识别系统的设计、FPGA验证及其物理实现

论文摘要

语音识别在非接触式控制系统中有着广泛应用。传统的基于PC机的语音识别系统由于其体积大,耗电性大,成本高等缺点,应用得到限制。为了弥补这些缺点,本文完成了一款特定人孤立词语音识别专用芯片的设计。主要工作包括以下几个方面：首先,对语音识别算法进行研究,在保证识别率的基础上对语音识别算法进行优化,使得该系统更易进行硬件实现。在此基础上,对该语音识别系统进行硬件模块划分和接口定义,编写部分模块的RTL代码,并对整体代码进行系统整合和仿真调试,完成了语音识别系统的RTL设计。最终得到的语音识别系统与其软件系统仿真结果完全一致。其次,从功耗、硬件和可实现性上对该代码进行优化。优化后的代码在面积和功耗上都有不同程度的减小。同时搭建了语音识别系统的FPGA验证平台,对所设计系统进行多人大词汇量的实际语音验证。验证结果显示：当存储5个参考语音时,本文语音识别系统的平均识别率为91%。然后使用华虹NEC 0.35μm EEPROM工艺对该语音识别系统进行综合,通过多次迭代,找到一个时序、面积和功耗上的平衡点,将其转化成一个后端实现可接受的、与具体工艺相关的门级网表,然后对该门级网表进行布局规划、自动标准单元布局、时钟树综合、布线和可制造性优化,完成特定人孤立词语音识别专用芯片的后端设计。最后,对得到的后端设计结果进行形式验证、寄生参数提取、静态时序分析和动态仿真,以及DRC和LVS验证,从而保证所设计的语音识别芯片没有功能、时序、DRV、以及DRC和LVS违例。本文最终设计得到的特定人孤立词语音识别系统芯片的识别率为91%,并且通过了所有后端验证,芯片最终的单元利用率为0.63,动态功耗为20.93mW,面积为2094 x 4598平方微米,最高工作频率为9MHz,可以完成8KHz采样率原始语音输入的实时处理。

论文目录

• 摘要
• Abstract
• 1 绪论
• 1.1 研究背景
• 1.2 国内外发展现状
• 1.3 论文架构
• 2 语音识别系统的硬件设计
• 2.1 语音识别系统的总体硬件设计
• 2.2 原始语音数据输入判断模块的设计
• 2.3 VAD模块的设计
• 2.3.1 VAD计算模块的设计
• 2.3.2 VAD判断模块的设计
• 2.4 RAM移位模块的设计
• 2.5 特征提取模块的设计
• 2.6 动态匹配初始化模块
• 2.7 动态匹配模块
• 2.7.1 REF语音循环控制模块的设计
• 2.7.2 TEST帧循环控制模块的设计
• 2.7.3 帧距离计算及DIST值更新模块的设计
• 2.8 语音系统存储部分设计
• 2.8.1 原始语音数据存储
• 2.8.2 REF语音特征值存储模块
• 2.8.3 TEST语音特征值存储模块
• 2.9 语音系统协调控制模块设计
• 2.9.1 原始语音存储协调模块的设计
• 2.9.2 系统工作协调模块的设计
• 2.10 语音识别系统硬件仿真结果
• 2.11 本章小结
• 3 语音识别系统的低功耗优化及FPGA验证
• 3.1 语音识别系统的低功耗优化
• 3.1.1 语音识别系统低功耗优化原理
• 3.1.2 语音识别系统低功耗优化实现
• 3.2 语音识别系统FPGA综合及验证框图
• 3.3 语音识别系统FPGA验证平台
• 3.4 语音识别系统FPGA验证结果
• 3.5 本章小结
• 4 语音识别系统的综合及物理实现
• 4.1 语音识别系统的综合
• 4.1.1 语音识别系统综合环境建立及约束
• 4.1.2 语音识别系统综合结果
• 4.2 物理实现设计环境建立
• 4.3 布局规划
• 4.4 标准单元摆放
• 4.5 时钟树综合
• 4.6 布线
• 4.7 可制造性设计
• 4.8 本章小结
• 5 语音识别系统的后端验证
• 5.1 形式验证
• 5.2 寄生参数提取
• 5.3 静态时序分析
• 5.4 布局布线后动态仿真
• 5.5 版图合并
• 5.6 设计规则检查
• 5.7 版图和原理图一致性验证
• 5.8 本章小结
• 6 总结
• 致谢
• 参考文献