基于MPEG-2视频可变长解码、反量化、反离散余弦变换的FPGA实现

论文摘要

随着数字电视的发展，MPEG-2音频、视频编码器，MPEG-2音频、视频解码器成为业界关注的器件。可编程逻辑器件FPGA和CPLD正越来越多地替代ASIC和DSP器件，被用于实现数字信号处理算法。基于FPGA／CPLD器件的信号处理系统具有很高的实时性，可嵌入其它系统，并能方便地实现系统集成与功能扩展等优点。本文主要应用FPGA来实现MPEG-2解码器视频部分的可变长解码、反量化、反离散余弦变换三个功能模块。 本文以设计高速乘法器电路为基础，最终在FPGA上实现了MPEG-2视频解码器中的反量化和反离散余弦变换电路。通过对有限状态机的分析和设计，最终应用有限状态机在FPGA上实现了可变长解码。 通过对高速乘法电路算法的研究，本文提出了一种基4 Booth算法的硬件乘法器电路，为了提高硬件乘法器电路的运算速度，本文使用了4-2压缩器和3-2压缩器、华莱士树、以及并行和流水线算法等。本文应用modelsim、synplify和MAX+plusⅡ作为EDA开发软件，应用verilog HDL进行代码的描述。本文给出了16×16有符号乘法器电路的设计实例，通过前仿真和后仿真验证了该乘法器电路的正确性，应用MAX+plusⅡ测试该硬件乘法器电路的工作频率能达到59MHz以上，将此乘法电路作为反离散余弦变换电路的基本功能单元，最终实现了8×8的二维反离散余弦变换电路。本文还通过设计5×7×8的乘法电路。并将此电路作为反量化的基本单元用于实现反量化部件，应用有限状态机设计状态

论文目录

• 摘要
• ABSTRACT
• 第一章 绪论
• 1.1 论文的研究背景
• 1.1.1 数字机顶盒简介
• 1.1.2 MPEG-2标准简介
• 1.2 论文的研究意义
• 1.3 论文内容及作者所完成的内容
• 1.4 本论文的结构
• 第二章 Verilog HDL综述及可编程器件
• 2.1 电子设计自动化（EDA）
• 2.1.1 Verilog HDL硬件描述语言综述
• 2.1.2 Verilog语言要素
• 2.1.3 Verilog HDL的优点
• 2.2 可编程器件
• 2.2.1 可编程器件CPLD／FPGA
• 2.2.2 可编程器件结构
• 2.3 可编程器件开发过程
• 2.4 FPGA的优点
• 2.5 本章小结
• 第三章 高速乘法器的设计
• 3.1 修正的布斯算法
• 3.2 压缩电路的设计
• 3.3 流水线加法器件的设计
• 3.4 华莱士树
• 3.5 16×16的高速乘法器的结构框图
• 3.6 本章小结
• 第四章 MPEG-2像块层的反量化的硬件实现
• 4.1 反量化电路的设计
• 4.1.1 帧内DC的反量化
• 4.1.2 其他DCT系数的反量化
• 4.2 反量化电路的实现
• 4.3 反量化中的饱和化和误配控制电路的实现
• 4.3.1 饱和化
• 4.3.2 误配控制
• 4.4 本章小结
• 第五章 MPEG-2像块层的反离散余弦变换的硬件实现
• 5.1 MPEG-2像块层的反离散余弦变换的基本功能
• 5.2 图象解码中IDCT变换的实现
• 5.2.1 DCT／IDCT的基本原理
• 5.2.2 二维IDCT的FPGA实现
• 5.2.3 计算二维IDCT系数
• 5.3 IDCT中乘法电路的并行优化
• 5.3.1 在IDCT中的乘法运算中采用并行算法
• 5.3.2 一维IDCT间的并行优化
• 5.4 本章小结
• 第六章 MPEG-2像块层的可变长解码的硬件实现
• 6.1有限状态机
• 6.1.1 有限状态机的设计简介
• 6.1.2 有限状态机举例
• 6.2 检测MPEG码流所需的基础知识
• 6.3 逆“之”字形变换
• 6.3.1 逆“之”字形变换的原理
• 6.3.2 逆“之”字形变换的实现
• 6.4 本章小结
• 第七章 总结
• 致谢
• 附录1
• 参考文献