基于DDS和PLL相结合的频率合成器设计

论文摘要

锁相环路PLL(Phase Locked Loop)是一个能够跟踪输入信号的闭环自动控制系统。它在无线电技术的各个领域都得到了很广泛的应用。随着集成电路技术的不断发展,锁相环路也逐渐变成了一个成本低、使用简便的多功能组件。目前,锁相环路主要应用在调制解调、频率合成等各个领域。锁相环路将参考信号与输出信号的相位进行比较,产生一个相位误差电压来调整输出信号的频率,使之与参考信号的频率一致。本论文首先对锁相环路的原理进行了介绍,在此基础上分析了PLL和DDS这两种合成技术的优缺点,结合这两种方法的特点提出了一种新的频率合成方法。PLL具有控制灵活、体积小、成本低和输出频率高、频带宽、频谱质量好等优点,但是频率分辨率受输出频率的限制,不能做的很高。DDS输出信号的频率分辨率很高,但是受数字电路的限制,输出频率不能做的很高,且输出的噪声比较大。本文提出PLL与DDS相结合组成环路,DDS的输出作为PLL环路鉴相器的参考信号,最后的输出由PLL环路完成。这样可以充分利用DDS的高频率分辨率和PLL的输出频率质量好的优点。最后对设计的系统进行仿真和设计实际电路及测量分析,通过测量调试设计的电路能够达到设计的指标要求,满足实用需求。

论文目录

• 摘要
• ABSTRACT
• 第1章 绪论
• 1.1 研究背景
• 1.2 研究现状
• 1.3 论文的主要工作和结构安排
• 第2章 锁相环路的理论分析
• 2.1 锁相环的基本组成
• 2.2 锁相环的工作原理
• 2.2.1 鉴相器
• 2.2.2 低通滤波器
• 2.2.3 压控振荡器
• 2.3 锁相环路的工作过程
• 2.4 锁相环路的噪声分析
• 第3章 直接数字合成的理论分析
• 3.1 直接数字合成的组成
• 3.2 直接数字合成的原理
• 3.3 直接数字合成的噪声分析
• 3.3.1 相位截断引入的杂散
• 3.3.2 幅度量化引入的杂散
• 3.3.3 DAC转换引入的杂散
• 第4章 PLL结合DDS的频率合成器设计
• 4.1 系统设计方案
• 4.1.1 系统的基本设计原理
• 4.1.2 系统设计的设计指标
• 4.2 锁相环频率合成器的设计
• 4.2.1 方案设计
• 4.2.2 各电路部件的实现
• 4.2.3 PLL的系统仿真
• 4.3 DDS设计与仿真
• 4.3.1 系统设计方案
• 4.3.2 DDS系统SIMULINK模型的建立和仿真
• 4.4 电路设计与测试
• 4.4.1 DDS模块的电路设计与测设
• 4.4.2 PLL电路的设计
• 4.5 下一步工作
• 第5章 总结与展望
• 参考文献
• 攻读学位期间发表的学术论文
• 致谢