基于FPGA的GPS相关器设计

论文摘要

全球定位系统（GPS,Global Positioning System）导航卫星系统（NavigationSatellite System）是无线电通信技术、电子计算机技术、测量技术和空间技术相结合的高科技产物,GPS技术的研究对经济建设和国防建设具有重要的战略意义,其中相关器设计是GPS技术核心技术之一,也是影响接收机性能的重要因素。开展多通道相关器核心芯片设计研究,对提高GPS接收机的快捕能力、高动态性能等具有十分重要的意义。通过该技术的研究,将来还可应用于欧盟的伽利略导航卫星系统（Galileo Navigation Satellite System）以及我国的北斗二代导航卫星系统（BeidouⅡNavigation Satellite System）的接收机芯片设计研发过程中。本论文利用近几年快速发展的可编程逻辑器件技术,采用电子设计自动化（EDA,Electronic Design Automation）设计方法,自行设计研发了基于可编程逻辑门阵列（FPGA,Field Programmable Gate Array）的GPS相关器处理芯片。本文在分析GPS相关器的相关基础理论基础上,量化出GPS相关器设计参数;利用目前FPGA主流设计方法,自项向下（Top-down）层次法,规划出GPS相关器端口与内部结构,采用硬件描述语言（DHL,Hardware Description Language）Verilog DHL语言输入与图形输入的混合输入方式实现GPS相关器的各个子模块。利用Mentor Graphics公司的Modelsim和Altera公司MaxplusⅡ等仿真软件,验证所设计的GPS相关器所有子模块时序仿真波形正确性,其中包括C/A码（Coarse/Acquisition Code）模块,载波发生器模块,乘法器模块,积分清零器模块,时基发生器模块。最后设计了GPS相关器模块的测试信号,验证了GPS相关器整体工作时序的正确性。

论文目录

• 摘要
• Abstract
• 1 绪论
• 1.1 课题的背景及意义
• 1.2 论文的主要工作及框架结构
• 2 GPS信号结构
• 2.1 GPS定位原理
• 2.1.1 GPS定位的基本概念
• 2.1.2 用户位置的基本方程
• 2.1.3 用户与卫星之间的距离
• 2.1.4 GPS信号发射时间
• 2.2 GPS信号的扩频参数
• 2.2.1 基于BPSK调制的扩频信号
• 2.2.2 GPS信号的信号强度
• 2.2.3 GPS信号的信噪比
• 2.2.4 GPS接收机的处理增益
• 2.3 GPS信号C/A码分析
• 2.3.1 扩频码Gold码
• 2.3.2 m序列的本原多项式
• 2.3.3 m序列优选对
• 2.3.4 C/A码发生器
• 2.4 本章小结
• 3 GPS相关器结构分析
• 3.1 GPS接收机的信号处理流程
• 3.2 相关器的工作原理
• 3.3 相关器结构
• 3.4 跟踪通道结构
• 3.5 相关器内部模块参数分析
• 3.5.1 载波DCO与码DCO的相位累加器
• 3.5.2 载波计数周期寄存器
• 3.5.3 积分清零器累加器
• 3.5.4 相关器采样频率选择
• 3.6 本章小结
• 4 GPS相关器设计
• 4.1 GPS相关器端口设计
• 4.2 GPS相关器内部结构设计
• 4.3 C/A码模块设计
• 4.4 载波发生器模块设计
• 4.5 乘法器模块设计
• 4.6 积分清零器模块设计
• 4.7 时基发生器模块设计
• 4.8 本章小结
• 5 GPS相关器的FPGA实现
• 5.1 C/A码模块FPGA实现
• 5.1.1 C/A码发生器模块
• 5.1.2 码相位滑动模块
• 5.1.3 码DCO模块
• 5.1.4 移位寄存器模块
• 5.1.5 历元计数器模块
• 5.2 载波发生器模块FPGA实现
• 5.2.1 载波周期计数器模块
• 5.2.2 载波DCO模块
• 5.2.3 载波相位映射模块
• 5.3 乘法器模块FPGA实现
• 5.3.1 数据译码器模块
• 5.3.2 载波乘法器模块
• 5.3.3 码乘法器模块
• 5.4 积分清零器模块FPGA实现
• 5.4.1 清零信号产生模块
• 5.4.2 符号位扩展模块
• 5.4.3 积分累加器模块
• 5.5 时基发生器模块FPGA实现
• 5.6 本章小结
• 6 GPS相关器的仿真
• 6.1 测试信号为数字正弦波
• 6.2 测试信号为C/A码
• 6.3 测试信号为模拟GPS信号
• 6.4 本章小结
• 7 结论与展望
• 7.1 结论
• 7.2 展望
• 致谢
• 参考文献