基于FPGA的多速率调制解调器设计与实现

论文摘要

调制解调器是通信系统的核心。随着超大规模集成电路以及数字信号处理技术的发展,对支持多速率传输系统的需求越来越大。本文针对可变扩频增益技术实现多速率兼容的关键技术的进行了研究,并以此为基础在FPGA上实现了一种基于低扩频因子的多速率兼容调制解调器,且已成功用于实际工程中。本文首先介绍了国内外多速率兼容技术的研究现状,并分析了低扩频因子多速率兼容调制解调器设计的难点,接着概述了软件无线电的基本知识和所用的开发平台；然后探讨了多速率调制解调器的具体设计和实现,着重分析了低扩频因子扩频码的捕获和载波恢复问题,提出了一种定时同步提取算法——“飞轮”同步算法,详细分析了载波恢复环路的参数设计和稳定性问题；接着给出了基于FPGA的硬件平台设计框图,并对其中的主要硬件(FPGA, AD9763, ADL5375, AD9218, AD8367)的设计做了简要的描述并给出其初始化过程；最后对多速率调制解调器进行了性能测试,结果表明完全满足系统指标要求。

论文目录

• 摘要
• ABSTRACT
• 第一章 绪论
• 1.1 研究背景和意义
• 1.2 国内外研究现状
• 1.2.1 国外研究现状
• 1.2.2 国内研究现状
• 1.3 本文的主要工作和论文组织结构
• 第二章 软件无线电理论及开发平台
• 2.1 信号采样理论
• 2.1.1 中频欠采样和“过采样”方案
• 2.2 高效数字滤波器
• 2.2.1 信号的整数倍抽取内插
• 2.2.2 数字滤波器设计的理论基础
• M倍半带滤波器'>2.2.3 D=2^M倍半带滤波器
• 2.2.4 积分梳状滤波器（CIC滤波器）
• 2.3 数字信号的正交变换
• 2.4 数字信号的量化设计
• 2.5 系统开发平台
• 2.5.1 系统开发语言Verilog HDL简介
• 2.5.2 ALTERA公司的QUARTUS系统
• 第三章 调制解调器设计与FPGA实现
• 3.1 引言
• 3.2 调制解调器性能指标要求
• 3.3 调制器设计与实现
• 3.3.1 差分编码
• 3.3.2 扩频编码
• 3.3.3 基带成形
• 3.4 解调器设计与实现
• 3.4.1 数字下变频
• 3.4.2 匹配滤波器和位同步
• 3.4.3 载波同步
• 3.4.4 判决和差分译码
• 第四章 调制解调器硬件设计
• 4.1 系统硬件平台简介
• 4.2 硬件电路及其接口设计
• 4.2.1 FPGA的选择
• 4.2.2 数模转换器AD9763同FPGA的接口设计
• 4.2.3 AD9763同正交调制器ADL5375的接口设计
• 4.2.4 模数转换器AD9218同FPGA的接口设计
• 4.2.5 AGC电路设计
• 4.2.6 时钟产生电路
• 4.3 FPGA的初始化过程
• 第五章 调制解调器测试
• 5.1 性能测试
• 5.1.1 误码性能测试
• 5.1.2 AGC性能测试
• 5.1.3 测试数据分析
• 5.2 实物
• 第六章 结束语
• 致谢
• 参考文献
• 研究成果