全相位数字滤波器的IP核设计

论文摘要

全相位数字滤波器是全相位思想和数字滤波相结合的产物,因此它表现出了良好的特性,消除了吉布斯效应。另一方面,随着半导体工艺的快速发展,IC设计进入SoC时代,IC设计方法也随之发生了巨大的变革,IP核技术逐渐成为研究热点。在这种背景下,本文设计了全相位数字滤波器的IP软核,将全相位数字滤波器和IP核技术结合起来。本文首先详细介绍了一维加窗全相位数字滤波器的设计过程,比较了全相位数字滤波器的三种实现结构的优缺点。鉴于时域等价结构全相位数字滤波器的成本和计算复杂度最低,本文最终决定选择时域等价结构的二维可分离低通全相位数字滤波器作为本文的设计内容。根据面积与速度的平衡和互换的原则,分析了全相位数字滤波器的设计公式,使IDCT、DCT、DFT三种全相位数字滤波器有机地统一在同一结构之下,用速度换面积的方法实现单位脉冲响应的产生模块以及列率响应的IDFT/DCT/IDCT变换模块。从而节省了电路面积,降低了成本。由于乘法器占用面积较大,为了节省电路面积,考虑在满足速度要求的情况下,减少乘法器的使用,没有采用16个乘法器的方案,而采用了4个乘法器的方案。而且对图像的行和列分别作滤波的过程采用了同一组乘法器,进一步节省了电路面积。为了保证图像数据一个时钟周期一个图像数据不间断地输入,采用了两组移位寄存器对输入图像数据进行移位。之后用硬件描述语言对全相位数字滤波器的IP核模块进行了实现,并详细介绍了各主要模块主要逻辑的实现方法。最后对所设计的IP核模块进行了仿真,证明了设计的正确性,同时也发现单位脉冲响应的产生模块精度有待提高,可作为下一步的工作进行研究。

论文目录

• 中文摘要
• ABSTRACT
• 第一章 绪论
• 1.1 数字滤波器设计的发展概况
• 1.2 重叠思想及全相位数字滤波器
• 1.3 IP 核发展概况及IP 核设计技术简介
• 1.4 本文的主要研究工作
• 1.5 本文章节安排
• 第二章 全相位数字滤波器
• 2.1 列率概念的引入和时域列率滤波
• 2.2 全相位列率滤波器的单位脉冲响应
• 2.3 加窗全相位滤波
• 2.4 三种实现结构
• 2.4.1 直接列率域结构
• 2.4.2 时域等价结构
• 2.4.3 列率域等价结构
• 2.4.4 三种等价结构的比较和讨论
• 2.5 二维可分离全相位数字滤波器
• 2.6 二维不可分离全相位数字滤波器
• 2.7 本章小结
• 第三章 IP核的整体设计分析
• 3.1 IP 核设计的指导原则
• 3.1.1 面积和速度的平衡与互换
• 3.1.2 硬件原则
• 3.1.3 同步设计原则
• 3.2 二维可分离全相位数字滤波器的整体设计
• 3.2.1 单位脉冲响应产生过程的分析
• 3.2.2 列率响应的IDFT/DCT/IDCT 变换过程的分析
• 3.2.3 二维可分离全相位数字滤波器滤波过程的分析
• 3.3 计算过程中数据精度的考虑
• 3.4 本章小结
• 第四章 IP核电路实现
• 4.1 硬件描述语言
• 4.2 全相位数字滤波器程序的整体结构
• window 模块的具体实现'>4.3 add_window 模块的具体实现
• 4.4 filtering 模块的具体实现
• part 模块的具体实现'>4.5 shift_part 模块的具体实现
• 4.6 功能性单元的实现
• 4.6.1 加法器
• 4.6.2 乘法器
• 4.6.3 除法器
• 4.7 本章小结
• 第五章 IP核电路的仿真验证
• 5.1 IP 核验证简介
• 5.2 主要验证技术简介
• 5.3 Modelsim 仿真软件简介
• 5.4 全相位数字滤波器IP 核的仿真
• 5.5 本章小结
• 第六章 总结与展望
• 6.1 总结
• 6.2 展望
• 参考文献
• 致谢