一种应用在65纳米CMOS系统级芯片中的低压低功耗、高精度带隙基准源

论文摘要

本文详细讲述了一个在TSMC 65nm CMOS工艺下的低电压、低功耗、高精度带隙基准电压源电路模块的设计与实现。电路中设计了一个高增益、低噪声的运算放大器,用来提高基准源的精度并且降低失调电压和低频噪声的影响。版图设计中考虑了器件的匹配、噪声耦合、以及寄生影响等。整个带隙基准源电路在TSMC 65nm CMOS工艺下成功流片。工作电压范围可达到1.6v至2.0v,功耗小于150uW。工作温度在0℃至125℃时,温度系数小于10ppm/℃,输出电压稳定在1.24v至1.25v。电源抑制大于55dB。整个模块面积仅为0.03平方毫米。

论文目录

• 中文摘要
• Abstract
• 第一章 绪论
• 1.1 论文背景和目的
• 1.2 论文架构
• 第二章 常见基准电压源
• 2.1 简介
• 2.2 齐纳基准源
• 2.3 埋入式齐纳基准源
• 2.4 带隙基准电压源
• 2.5 几种基准源的比较
• 第三章 CMOS 带隙基准源
• 3.1 简介
• 3.2 基准电压源的主要技术指标
• 3.2.1 精度温漂和时漂
• 3.2.2 噪声
• 3.2.3 负载调整率与电源电压抑制
• 3.3 带隙基准电压源的理论基础
• 3.3.1 双极晶体管的温度特性-负温度系数电压
• 3.3.2 双极晶体管的温度特性-正温度系数电压
• 3.3.3 MOS 晶体管的温度特性
• 3.4 高性能带隙基准源的原理与结构
• 3.4.1 带隙基准源的典型电路结构
• 3.4.2 低电压带隙基准源的电路结构
• 3.5 非线性温度补偿方法
• 3.5.1 利用电阻的温度特性进行高阶温度补偿
• BE 环路法'>3.5.2 V_BE环路法
• 3.5.3 分段非线性补偿
• BE 非线性项法'>3.5.4 抵消V_BE非线性项法
• 第四章 低压低功耗、高精度基准电压源的设计
• 4.1 基准源整体结构
• 4.2 带隙核心的设计
• 4.2.1 系统架构的设计
• 4.2.2 电流求和模式的温度补偿原理
• 4.3 运放的设计
• 4.3.1 运放对基准电压源的影响
• 4.3.2 运放结构的确定及其设计
• 4.3.3 运放性能优化
• 4.3.4 运放仿真结果
• 4.4 滤波器的设计
• 4.5 启动电路的设计
• 4.6 带隙的仿真及优化
• 4.6.1 直流输出电压仿真结果
• 4.6.2 电源电压抑制仿真结果
• 4.7 小结
• 第五章 版图设计及验证
• 5.1 简介
• 5.2 模拟电路版图设计
• 5.2.1 匹配性设计
• 5.2.2 耦合
• 5.2.3 寄生参数
• 5.2.4 整体布局
• 5.2.5 关键信号
• 5.2.6 金属互连
• 5.3 带隙基准源版图设计
• 5.3.1 电流源的版图设计
• 5.3.2 运算放大器的版图设计
• 5.3.3 电阻的版图设计
• 5.3.4 三极管的版图设计
• 5.3.5 带隙基准源整体版图
• 5.4 版图验证
• 第六章 总结
• 参考文献
• 攻读学位学期间公开发表的论文
• 致谢