面向入侵检测的网络处理器原型研究与实现

论文摘要

网络处理器芯片原型系统开发是为国产网络处理器的研制进行前期技术性探索，目标是缩小与国外在网络处理器技术方面的差距。本文网络处理器芯片原型的设计基于SOPC(System On Programmable Chip)技术，采用了多处理器并行处理结构、可扩充指令集和协处理器加速耗时算法等设计思想。 本文分析了入侵检测系统中检测速度瓶颈的原因和模式匹配算法，提出了基于网络处理器实现入侵检测系统的策略。在本系统中用硬件代替传统入侵检测系统中的软件实现主要功能部件：如数据采集和过滤、多模式匹配及数据包调度等，硬件实现比软件实现的速度能提高几个数量级。 网络处理器技术是近几年发展的针对网络数据处理特征的新技术，其核心内容是采用多级并行处理技术和专用功能部件代替复杂费时算法，以获得极大的数据包处理性能。为使系统中各PE(Processor Element)、协处理器、存储资源及带宽得到合理而充分的利用，网络处理器中的调度策略非常重要，通过分析研究得出，其中关键因素PE数目由协处理器性能与处理单元性能之比来决定，而PE中的线程数目为2比较合理。 本文设计了一个面向入侵检测的网络处理器系统原型，该原型采用基于网络处理器的硬件策略取代传统入侵检测的软件策略解决了入侵检测速度问题。原型系统将入侵检测的主要工作，如数据采集及过滤、多模式匹配、数据包在多处理单元上的分派等用硬件实现，而数据包的分析检测也用多个处理单元进行并行处理。该原型系统包括一个主控模块、一个硬件采集数据模块、4个Nios Ⅱ软核并行处理单元、一个多模式匹配协处理器。它们都是在Quartus Ⅱ开发环境中基于FPGA上实现的，并根据实际需要增加了自定义指令来提高系统性能。 最后我们建立了原型系统的验证平台，进行了原型系统的吞吐率测试和在FPGA上执行多模式匹配的性能测试。

论文目录

• 摘要
• ABSTRACT
• 第一章 绪论
• 1.1 课题背景
• 1.2 入侵检测的发展和面临的问题
• 1.2.1 入侵检测研究简史
• 1.2.2 入侵检测面临的问题
• 1.3 网络处理器产生与发展
• 1.3.1 当前互联网主要特点
• 1.3.2 网络处理器定义及功能
• 1.3.3 网络处理器性能与应用
• 1.4 国内外研究现状
• 1.5 本文研究内容
• 1.6 论文结构
• 第二章 入侵检测技术
• 2.1 概述
• 2.1.1 入侵检测概念
• 2.1.2 入侵检测系统的组成
• 2.2 入侵检测的原理
• 2.2.1 基于异常的入侵检测
• 2.2.2 基于误用的入侵检测
• 2.2.3 入侵检测的一般步骤
• 2.3 入侵检测算法分析
• 2.3.1 入侵检测算法分类
• 2.3.2 模式匹配算法
• 2.3.3 协议分析
• 2.3.4 本系统采取的算法
• 2.3.5 算法性能分析
• 2.4 本章小结
• 第三章 网络处理器相关技术
• 3.1 网络处理器基本组成
• 3.1.1 硬件结构
• 3.1.2 软件结构
• 3.2 网络处理器的关键技术
• 3.2.1 多处理器
• 3.2.2 多级并行处理技术
• 3.2.3 硬件线程和“0开销”切换
• 3.2.4 分布式数据存储
• 3.2.5 灵活可编程性和功能可扩充
• 3.3 网络处理器调度策略
• 3.3.1 两种调度策略比较
• 3.3.2 PE数目确定
• 3.3.3 线程数目确定
• 3.3.4 本系统原型设计
• 3.4 本章小结
• 第四章 原型系统实现
• 4.1 网络处理器原型硬件设计
• 4.2 网络处理器体系结构
• 4.2.1 数据采集部件
• 4.2.2 Nios处理单元
• 4.2.3 Nios自定义指令设计
• 4.2.4 NiosII协处理器设计
• 4.2.5 硬件功能和数据通路处理流程
• 4.3 系统性能测试
• 4.3.1 验证平台结构
• 4.3.2 测试环境
• 4.3.3 局部性能的测试
• 4.3.4 FPGA上多模式匹配性能的测试
• 4.4 本章小结
• 第五章 总结与展望
• 5.1 本文的工作总结
• 5.2 展望
• 致谢
• 参考文献
• 附录A 作者在学期间论文发表情况
• 附录B 参加的科研工作