嵌入式TCP/IP协议的FPGA实现

论文摘要

随着Internet的不断发展,人们希望日常生活中所用到的嵌入式设备都能够很方便地实现Internet接入,这对嵌入式系统设计提出了新的挑战,要求低成本、多功能、高性能。这些是目前嵌入式系统设计的热点。可编程逻辑器件FPGA在过去的几十年中取得了飞速发展,从最初的几千门到现在的几百万门,可靠性与集成度不断提高,而功耗和成本却在不断降低,具有很高的性价比。再加上开发周期短、对开发人员的要求相对较低的优点,因此被大量应用于嵌入式系统设计中。本文是基于FPGA高性价比、可灵活配置的特点,也是当前流行的“微控制器+FPGA”的嵌入式系统设计方式,所以我们提出了基于FPGA的实现方案。本文通过在FPGA中硬件实现嵌入式TCP/IP协议（包括UDP、IP、ARP、TCP等网络协议）以及以太网MAC协议,并提供标准MII接口,通过外接PHY实现网络连接。最终成功地通过了验证。基于FPGA的实现可以有效地降低成本,同时可以在其中集成其他功能模块,提高整个系统的集成度,减小PCB版图面积和布线复杂度,有利于提高系统可靠性。因此,本研究课题对嵌入式系统设计有很大的实用价值。

论文目录

• 摘要
• Abstract
• 第一章 绪论
• 1.1 选题背景
• 1.2 论文的主要工作
• 1.3 论文章节组织
• 第二章 TCP/IP 协议简介
• 2.1 TCP/IP 协议体系
• 2.1.1 TCP/IP 协议参考模型
• 2.1.2 TCP/IP 协议通信过程
• 2.1.3 数据包的打包和解包
• 2.2 数据链路层
• 2.3 网络层协议
• 2.3.1 IP 协议
• 2.3.2 ARP 协议
• 2.3.3 ICMP 协议
• 2.4 传输层协议
• 2.4.1 用户数据报协议
• 2.4.2 传输控制协议
• 2.5 TCP/IP 应用协议
• 2.6 本章小结
• 第三章 TCP/IP 协议的FPGA 设计
• 3.1 协议模块结构设计
• 3.2 TCP 模块设计
• 3.3 UDP 发送模块
• 3.3.1 发送缓冲区
• 3.3.2 UDP 发送状态机
• 3.3.3 UDP 检验和计算
• 3.4 IP 发送模块
• 3.4.1 发送缓冲区
• 3.4.2 IP 发送状态机
• 3.4.3 IP 校验和计算
• 3.5 ARP 模块
• 3.5.1 主控状态机
• 3.5.2 ARP 表
• 3.5.3 ARP 发送状态机
• 3.5.4 ARP 接收状态机
• 3.5.5 接收缓冲区
• 3.6 IP 接收模块
• 3.6.1 IP 接收状态机
• 3.6.2 IP 校验和计算
• 3.6.3 接收缓冲区
• 3.7 UDP 接收模块
• 3.7.1 接收缓冲区
• 3.7.2 UDP 接收状态机
• 3.7.3 UDP 校验和计算
• 3.8 本章小结
• 第四章 以太网控制器的FPGA 设计
• 4.1 简介
• 4.2 MAC 发送模块
• gen）'>4.2.1 CRC 生成模块（crc_gen）
• gen）'>4.2.2 随机数生成模块（random_gen）
• cnt）'>4.2.3 发送计数模块（tx_cnt）
• statem）'>4.2.4 发送状态机模块（tx_statem）
• 4.3 MAC 接收模块
• 4.3.1 CRC 校验模块
• 4.3.2 地址检查模块
• 4.3.3 接收计数器模块
• 4.3.4 接收状态机模块
• 4.4 MAC 状态模块
• 4.5 MAC 控制模块
• 4.5.1 发送控制模块
• 4.5.2 接收控制模块
• 4.6 MII 管理模块
• 4.7 主机接口模块
• 4.8 本章小结
• 第五章 系统实现方案
• 5.1 系统连接框图
• 5.2 实现结果
• 5.3 设计验证
• 结束语
• 致谢
• 参考文献
• 在读期间研究成果