基于SOPC的千兆以太网适配器的设计与实现

论文摘要

将千兆以太网技术应用在对象存储系统,能提供高速、廉价、可扩展的网络互联。采用可编程片上系统SOPC（System On Programmable Chip）的方法实现千兆以太网适配器能有效发挥SOPC在软硬件定制及系统扩展方面的优势,满足对象存储系统的需求。详细分析了千兆以太网IEEE802.3z协议,研究了千兆以太网适配器的系统架构和工作原理,提出了在现场可编程逻辑门阵列FPGA（Field Programmable Gate Array）芯片上采用可编程片上系统SOPC方法实现千兆以太网适配器的设计方案。设计并完成了千兆以太网媒体访问控制GEMAC（Gigabit Ethernet Media Access Control）接口逻辑。GEMAC接口逻辑的设计采用Verilog HDL硬件描述语言完成,实现了MAC层的所有功能,支持标准的1.25Gbps的千兆以太网应用,可用于点对点拓扑和交换拓扑,实现串行高速比特流的收发;MAC层完成以太网帧的收发和全双工流量控制,帧发送引擎将上层交付的数据组装成标准的以太网帧格式发送出去,帧接收引擎处理帧接收过程中出现的帧目的地址错误、帧校验错误等各种情况;流量控制模块通过Pause帧的识别与控制,完成端到端的流量控制。通过Avalon总线接口,将GEMAC接口逻辑与聚合/分散DMA（Scatter-Gather DMA,SGDMA）模块配合,高效读写DDR存储器。在设计过程中,从资源和时序的角度,对硬件描述语言编码、逻辑综合、布局布线、时序约束作了一些优化,达到提高系统性能的目的。同时,构建了一个系统级的测试平台,完成了千兆以太网适配器的功能验证和性能评估。

论文目录

• 摘要
• Abstract
• 1 绪论
• 1.1 课题背景
• 1.2 国内外最新研究成果
• 1.3 基于FPGA 的设计技术简介
• 1.4 课题主要研究工作
• 1.5 本文的内容与组织
• 2 千兆以太网适配器的设计
• 2.1 千兆以太网协议分析
• 2.2 SOPC 设计流程
• 2.3 千兆以太网适配器的SOPC 总体设计
• 2.4 千兆以太网适配器的软件层次
• 2.5 本章小结
• 3 千兆以太网控制器接口逻辑的设计
• 3.1 千兆以太网物理层接口的设计
• 3.2 千兆以太网MAC 层的设计
• 3.3 MII 管理模块的设计
• 3.4 Avalon 总线接口的设计
• 3.5 分散聚合DMA 控制器的实现
• 3.6 本章小结
• 4 千兆以太网适配器的设计优化
• 4.1 逻辑综合和硬件描述语言代码的优化
• 4.2 时序约束和频率优化
• 4.3 系统约束条件的设置
• 4.4 本章小结
• 5 系统测试与性能评估
• 5.1 千兆以太网接口逻辑的仿真验证
• 5.2 SGDMA 收发帧测试
• 5.3 性能评估
• 5.4 本章小结
• 6 全文总结
• 致谢
• 参考文献