论文摘要
频率合成器作为现代通信系统与设备的关键基础器件,是现代电子系统的重要组成部分。目前存在的频综系统采用的频率合成技术,主要包括直接频率合成技术、间接频率合成技术（Phase-locked Loop,PLL）、直接数字式频率合成技术（Direct Digital Synthesis,DDS）以及混合式频率合成技术。本论文首先对频率合成器的基本理论进行了叙述,分析了各类频率合成系统的性能与特点,为本课题方案设计提供了理论基础。其次,根据课题提出的指标要求,本文提出了一种基于现场可编程门阵列（Field Programmable Gate Array,FPGA）控制的锁相环技术与直接数字频率合成技术混合工作的雷达中频信号源模块方案。然后,在硬件上实现了该雷达中频频率源模块与控制电路的设计,软件上编写了VHDL代码程序进行模块控制,并对实际电路进行了调试与测试工作,从而验证了本设计方案的可行性。本方案利用FPGA进行控制,充分发挥了DDS的捷变频、高分辨率和工作模式灵活等特点,结合PLL高稳定度的点频源,实现了高质量的,包含点频、扫频模式的雷达中频信号源,测试结果中DDS杂散低于-50 dBc,相位噪声性能优于-80 dBc/Hz@10 kHz,隔离度高于50 dB,扫频范围100 MHz,周期0.5 ms,间隔8 ns;PLL杂散低于- 55 dBc,相位噪声性能优于-80 dBc/Hz@10 kHz,隔离度高于70 dB。本文中采用的设计方式和控制实现,可以为其他系统中频率合成器模块的设计提供一些参考。
论文目录
摘要ABSTRACT第一章 引言1.1 课题研究背景1.2 频率合成技术简介1.3 课题简介第二章 频率合成技术简介及性能分析2.1 间接频率合成技术（PLL）2.1.1 锁相环的工作原理2.1.1.1 鉴相器（PD）2.1.1.2 环路滤波器（LF）2.1.1.3 压控振荡器（VCO）2.1.2 锁相环的性能分析2.2 直接数字频率合成技术（DDS）2.2.1 DDS 的结构与基本原理2.2.2 DDS 的相噪及杂散情况2.3 混合式频率合成技术2.3.1 DDS 激励锁相环2.3.2 锁相环内插DDS2.4 频率合成其他关键器件分析2.4.1 倍频器2.4.2 射频开关第三章 系统方案分析与设计3.1 系统指标要求及分析3.2 系统总体设计与控制方案分析3.3 DDS 通路方案设计3.3.1 DDS 芯片AD99103.3.2 倍频与滤波设计3.3.3 DDS 通路整体方案分析3.4 PLL 通路设计及方案论证3.4.1 锁相环芯片选择与分析3.4.2 锁相环输出方案设计分析3.5 时钟及射频开关方案分析3.5.1 时钟分频器AD95133.5.2 射频开关选通设计第四章 系统硬件设计与控制实现4.1 时钟与功率控制部分设计4.2 AD9910 外围电路设计4.3 ADF4360-7 外围电路设计4.4 控制模块的电路设计4.5 FPGA 控制实现4.5.1 控制程序顶层设计4.5.2 模式选择、异常检测及编码模块4.5.3 ADF4360-7 控制模块4.5.4 AD9910 控制模块4.6 印刷电路版设计第五章 系统调试与测试结果图5.1 模块实物5.2 系统调试问题及解决方案5.3 模块内部功能单元测试图5.4 系统综合测试结果及改进建议结论致谢参考文献攻读硕士学位期间的研究成果
相关论文文献
标签：频率合成器论文; 现场可编程门阵列论文; 锁相环论文; 直接数字频率合成论文;
