6G超宽带源耦合逻辑分频器

6G超宽带源耦合逻辑分频器

论文摘要

近年来,由于无线通信的广泛需求和迅速发展,人们需求更高速率的无线局域网。超宽带技术(UWB)是一种可以为无线局域网(LAN)、个人域网(PAN)的接口卡和接入技术带来低功耗、高带宽并且相对简单的无线通信技术。它解决了困扰传统无线技术多年的重大难题,开发了一个具有对信道衰落特性不敏感、发射信号功率普密度低、不易被截获、复杂度不高等众多优点的传输技术。该技术尤其适用于室内等密集多径场所的高速无线接入和军事通信应用中。根据FCC的规定,从3.1GHz~10.6GHz之间的7.5GHz带宽频率都将作为UWB通信设备所使用。本文的主要目的是设计实现用于6GHz UWB系统收发机中的频率合成器中的分频器。频率合成器的主要作用是产生精确的本振信号,并能根据信道规划产生不同的中心频率。在本文第二章介绍了频率合成器的一般结构和频率合成器中噪声的定义和来源。选择适当的结构,对系统整体性能至关重要。因为分频器主要是数字电路,所以本章分析了数字电路的定义和数字电路在深亚微米工艺时要考虑的二阶效应和电路匹配问题。第四章对数字分频器不同结构进行了性能分析。综合考虑,后采用整数频率合成结构。第五章是本论文的重点,主要讲了SCL分频器的设计方法,包括电阻,电流源,SCL DLatch各模块设计,输入输出缓冲设计和分频器电路的仿真结果。接下来的一章中我们重点讨论版图设计中的注意点,和深亚微米电路中版图设计要考虑的问题,然后抽取版图的寄生电阻电容进行仿真,再多次修改电路以达到优化的目的。频率合成器用TSMC0.18um工艺流片。后仿真结果表明,环路工作稳定,工作在6.336GHz的参考杂散为-101dBc,满足设计指标。

论文目录

  • 摘要
  • Abstract
  • 第一章 绪论
  • 1.1 引言
  • 1.2 集成电路的工艺选择
  • 1.3 集成电路的设计流程
  • 1.4 论文组织
  • 第二章 频率合成器
  • 2.1 通用接受发送机结构
  • 2.2 频率合成器的实现方式
  • 2.3 分频器中的相位噪声与抖动介绍
  • 2.3.1 逻辑电路中的周期稳态噪声
  • 2.3.2 逻辑电路的相位噪声定义
  • 2.4 逻辑电路的抖动(jitter)定义
  • 第三章 深亚微米超高速数字电路
  • 3.1 数字电路
  • 3.1.1 数字电路的概念
  • 3.1.2 静态恢复逻辑电路的性能
  • 3.1.3 时序逻辑电路
  • 3.2 深亚微米高速集成电路
  • 3.2.1 二阶效应
  • 3.2.2 寄生效应
  • 3.3 电路匹配
  • 第四章 数字分频电路实现
  • 4.1 双稳态电路
  • 4.2 D触发器的设计
  • 4.3 分频器的设计
  • 4.4 正交分频的实现
  • 4.5 缓冲和输入输出
  • 第五章 SCL分频器电路设计
  • 5.1 SCL电路
  • 5.1.1 差分电路差模传输特性
  • 5.1.2 SCL电路结构和特点
  • 5.2 电流源和电阻的设计
  • 5.2.1 电流源的设计
  • 5.2.2 电阻的设计
  • 5.3 SCL数字单元电路
  • 5.4 分频器的输入缓冲器设计
  • 5.4.1 射频输入缓冲器设计
  • 5.4.2 接口电路
  • 5.5 相位调节电路
  • 5.6 仿真结果
  • 第六章 分频器版图设计
  • 6.1 分频器主体版图布局
  • 6.2 电路版图设计中应注意的原则
  • 6.3 电路版图设计中应注意的效应
  • 6.3.1 天线效应
  • 6.3.2 闩锁效应
  • 6.3.3 WPE & STI stress效应
  • 6.4 版图的仿真结果
  • 6.5 芯片测试
  • 6.6 基片设计
  • 第七章 结论与展望
  • 参考文献
  • 致谢
  • 相关论文文献

    标签:;  ;  ;  

    6G超宽带源耦合逻辑分频器
    下载Doc文档

    猜你喜欢