FPGA互连结构设计评估与测试

论文摘要

随着半导体工艺的快速发展,专用集成电路产品的制造成本日益降低,但是产品设计的非重复工程费用却越来越昂贵。与传统的ASIC相比,FPGA因为其独特的可重构技术不仅能够降低数字系统开发风险与成本、缩短上市时间,还能够通过动态编程、远程在线重构等技术有效降低系统的维护升级成本,在通信、消费电子、军事工业等领域得到了广泛的应用。在FPGA结构的研究工作中,由于互连结构占据约80%的芯片面积和60%的信号延时,因此互连结构的设计是FPGA结构设计的关键部分。本文在调研FPGA互连结构研究现状的基础上提出了一种基于通用布线开关盒的新型FPGA布线结构,该结构能够有效提高FPGA布线资源利用率。经过MCNC基准电路测试结果表明,在同时考虑布通率和时序性能,即布线通道最小宽度和关键路径延时的情况下,和VPR中的CB/SB互连结构和CS-Box结构相比,本文提出的参数化GSB结构模型都具有更优性能。在单种线型情况下,它的布线通道宽度和关键路径延时积减少了24.3%,而开关总数还减少了0.17%。在两种线型情况下,它的布线通道宽度和关键路径延时积比CB/SB最好的两种线型混合结构在布线通道宽度和关键路径延时积减少了17.3%,开关总数只增加了6.32%。FPGA的广泛应用,也使对FPGA的故障测试和诊断变得越来越重要。本文提出基于ORA和TPG测试配置生成方法,而后为提高其故障覆盖率,又提出了基于JTAG局部重配置的FPGA互连测试诊断方法。此方法针对FPGA互连开关的常开,常闭故障,线段的开路,常0,常1故障,以及连接于同一开关矩阵的互连线段桥接故障的测试诊断问题,能够自动生成与应用无关的测试配置进行故障诊断。本方法通过对布线资源图中节点分方向遍历,生成全局和局部测试配置,用JTAG施加测试向量激励和回读结果。实验结果证明只需要较少配置时间就能够使全局互连故障覆盖率达到100%。

论文目录

• 摘要
• Abstract
• 第一章 引言
• 1.1 FPGA简介
• 1.2 芯片测试技术介绍
• 1.2.1 测试目的
• 1.2.2 测试目标
• 1.3 工作重点
• 1.4 论文组织
• 第二章 FPGA连结构设计与评估
• 2.1 FPGA互连结构简介
• 2.2 布局布线及VPR工具简介
• 2.2.1 布局布线
• 2.2.2 VPR工具
• 2.3 FPGA互连结构研究现状
• 2.4 GSB连模型研究
• 2.4.1 GSB互连模型建模
• 2.4.2 GSB模型参数设置
• 2.4.3 GSB模型探索
• 2.5 连结构评估框架
• 2.6 实验结果分析
• 2.6.1 单倍线结构的Fc分布
• 2.6.2 单种线型优化结构
• 2.6.3 两种线型结构
• 2.6.4 实验结果总结
• 2.7 本章总结
• 第三章 FPGA互连测试诊断
• 3.1 FPGA测试简介
• 3.1.1 FPGA测试研究意义
• 3.1.2 FPGA互连故障模型
• 3.1.3 相关概念
• 3.1.4 FPGA互连测试配置要求
• 3.2 FPGA测试相关内容
• 3.2.1 位流下载
• 3.2.2 JTAG边界扫描技术
• 3.2.3 FDP3芯片
• 3.2.4 CLB内部结构
• 3.3 FPGA连测试算法研究现状
• 3.4 FPGA测试通用互连模型
• 3.5 基本测试思想
• 3.5.1 测试配置按PIP方向分解
• 3.5.2 配置CLB
• 3.5.3 测试向量
• 3.6 基于TPG和ORA的测试配置生成
• 3.6.1 基本思想
• 3.6.2 测试流程
• 3.6.3 芯片测试
• 3.7 基于局部重配置的FPGA互连测试诊断
• 3.7.1 JTAG局部重配置
• 3.7.2 测试算法流程
• 3.7.3 故障覆盖率证明
• 3.7.4 故障诊断
• 3.7.5 测试配置数
• 3.7.6 芯片测试
• 3.7.7 故障诊断实例
• 3.8 本章总结
• 第四章 总结与展望
• 4.1 总结
• 4.2 展望
• 参考文献
• 致谢
• 攻读硕士学位期间发表论文