SOI薄膜（FD）器件模拟技术—深亚微米全耗尽SOIMOSFET阈值电压模型及新器件结构的研究

论文摘要

SOI CMOS电路因具有低结电容、二级效应小以及消除了闩锁效应、适于低压低功耗工作等优点,现已广泛的应用于高速低功耗IC设计领域。鉴于CMOS集成技术在现代VLSI领域中的重要地位,以及电子设计自动化（EDA）在集成电路设计中的普遍应用,作为设计方和IC制造方互相联系的环节,MOSFET器件的集成模型一直受到人们的关注。随着栅长缩小至深亚微米范围,小尺寸效应给SOI器件带来了新的挑战。一方面,在SOl器件的建模中,必须考虑沟道长度缩短所带来短沟道效应,以及特有的体浮置带来的浮体效应问题。另一方面,为了实现器件的特征尺寸向更小的技术节点迈进,SOI器件从结构,材料上进行革新,改善器件性能,提高栅控能力,器件也由平面结构向3D结构发展。本文从模型与结构上针对小尺寸效应提出新的观点。在介绍了SOI的发展及SOI制备技术的基础上,针对HALO工艺的SOIMOS器件提出了新的阈值电压模型,模型较好地反应了器件沟道和隐埋层二维电势分布,以及短沟道效应对阈值电压的影响,并通过MEDICI二维器件模拟软件对单栅SOIMOS的器件特性做了深入探讨,验证了模型的准确性。在第四章重点讨论了SOI结构的发展,提出了一种新的MGate-SOIMOS器件,通过DAVINCI三维器件模拟软件进行研究,对MGate-SOIMOS器件的特性做了一定的有益探讨。第五章对SOIMOS的模型与结构提出了展望。

论文目录

• 摘要
• Abstract
• 第一章 概述
• 1.1 体硅MOS 的发展现状
• 1.2 SOI MOSFET 的发展
• 1.2.1 SOI MOSFET 的分类
• 1.2.2 背栅效应
• 1.2.3 短沟道效应
• 1.2.4 浮体效应
• 1.2.5 自加热效应
• 1.2.6 SOI MOSFET 电路的特点
• 1.3 深亚微米SOI 器件模型面临的问题
• 1.4 本课题研究的目的和意义
• 第二章 SOI 材料制备技术
• 2.1 SOI 材料的发展
• 2.2 SOI 的主要制备工艺
• 2.2.1 键合再减薄（BESOI）技术
• 2.2.2 注氧隔离（SIMOX）技术
• 2.2.3 Smart-Cut 技术
• 2.2.4 外延层转移（ ELTRAN）技术
• TM 技术'>2.2.5 NanoCleave^TM技术
• 第三章 SOI MOS 阈值电压解析模型
• 3.1 阈值电压模型分类
• 3.2 SOI MOS 阈值电压模型发展概述
• 3.3 FD SOIMOS 阈值电压模型
• 3.3.1 FDSOI 表面电势模型
• 3.3.2 阈值电压求解
• 3.4 HALO 结构FD SOIMOS 阈值电压模型
• 3.4.1 结构与模型
• 3.4.2 模型的验证与讨论
• 3.4.3 忽略隐埋层二维效应的阈值电压模型
• 3.4.4 隐埋层二维效应对模型的影响
• 3.5 小结
• 第四章 新型多栅全耗尽SOI 器件研究
• 4.1 多栅器件的发展
• 4.1.1 双栅的器件
• 4.1.2 平面双栅器件
• 4.1.3 FinFET 器件
• 4.1.4 IT-FET（Inverted T channel FET）器件
• 4.1.5 三栅器件
• 4.1.6 围栅器件
• 4.2 多栅器件的栅控能力研究
• 4.3 新型MG-SOIMOS 结构
• 4.3.1 器件结构
• 4.3.2 模拟结果与讨论
• 第五章 FD-SOIMOS 的未来展望
• 致谢
• 参考文献
• 附录：作者在攻读硕士学位期间发表的论文