椭圆曲线加密体制的双有限域算法及其硬件实现

论文摘要

椭圆曲线加密算法(Elliptic Curve Cryptography,ECC)作为一种公钥体制加密算法,不但功能和RSA相同,而且和RSA相比具有加密强度高等诸多技术优点,因此应用越来越广泛。在这一背景下,对于椭圆曲线加密算法的研究也受到普遍重视。论文重点研究椭圆曲线加密算法的改进,提出了一种支持椭圆曲线加密体制的双有限域算法。该算法可以完成素数域和二进制域上任意椭圆曲线的加密运算,并且模数p和取模多项式f(x)可以任意选取。论文还提出了有限域运算单元的设计方法,这个运算单元可以同时完成素数域和二进制域上的所有运算,包括加法、减法、乘法、平方、求逆和除法。在对算法的改进和创新完成以后,论文讨论了对于改进后算法的硬件实现方案。点乘运算作为椭圆曲线加密算法的核心运算,是硬件实现设计的重点,针对改进后算法的特点论文创造性的提出了点乘运算电路的三级模块结构。把点乘电路分为点乘模块、点加倍点模块和有限域运算模块,并且针对三级模块的不同运算特点分别作了电路优化。在整个的设计工作中,主要有3个创新点:1、对于椭圆曲线加密运算芯片功能的扩展是本设计最重要的一点创新,我们所设计的点乘模块不仅可以同时完成素数域和二进制域两种有限域上的点乘运算,还可以完成这两种有限域上的加、减、乘、平方、求逆和除法运算,因此它可以应用到ECC和RSA等加密电路中;2、椭圆曲线加密算法的核心运算点乘运算的算法创新,为了实现对两种有限域同时加密,我们首先对已有的算法进行了必要的改进,并且把各种算法进行合并,从而设计出了最后的点乘运算算法;3、点乘运算电路结构上的创新,我们为了更好的实现点乘运算,把整个电路分为三级模块:点乘模块、点加倍点模块和有限域运算模块,并且针对不同模块的特点对每一级模块进行优化。在完成了算法设计和电路设计之后,我们对最后的电路进行了全方位的仿真与测试。对于点乘运算算法我们做了VLSI和FPGA两种硬件实现方案:VLSI实现方案选择了中芯国际的0.18 um标准CMOS工艺,偏重于电路的功能仿真和对算法创新的验证;FPGA实现方案则是在Xilinx公司生产的Virtex2系列的XC2V3000芯片上完成的,偏重于电路参数的测试和对电路结构创新的验证。论文第五章给出了FPGA的测试结果,当加密位数为163位,电路的时钟频率为70MHz时,完成素数域点乘运算只需要4.23ms,完成二进制域点乘运算需要2.29ms。本设计无论是在功能、速度还是面积上都具有很强的竞争力。仿真和测试结果的数据验证了本设计对于算法的创新以及电路结构的创造性改进都是成功的。

论文目录

• 摘要
• Abstract
• 第一章 绪论
• 1.1 椭圆曲线加密算法研究的意义
• 1.2 椭圆曲线加密算法的发展历程
• 1.3 椭圆曲线加密算法的设计方法
• 1.4 文章的行文结构
• 第二章 椭圆曲线加密算法
• 2.1 密码学发展背景
• 2.1.1 古典密码术
• 2.1.2 近代机器密码
• 2.1.3 传统密码学
• 2.1.4 现代公钥密码学
• 2.2 密码体制分类
• 2.2.1 对称密钥密码体制
• 2.2.2 公开密钥密码体制
• 2.2.3 量子密码体制
• 2.3 椭圆曲线概述
• 2.4 椭圆曲线上的加法
• p上的椭圆曲线加法'>2.4.1 素数域F_p上的椭圆曲线加法
• 2m上的椭圆曲线加法'>2.4.2 二进制域F₂m上的椭圆曲线加法
• 2.5 椭圆曲线上的点乘
• 2.5.1 二进制方法
• 2.5.2 二进制NAF 方法
• 2.6 椭圆曲线加密方案
• 2.6.1 椭圆曲线上的离散对数问题（ECDLP）
• 2.6.2 参数组
• 2.6.3 密钥对
• 2.6.4 加密方案
• 2.6.5 椭圆曲线数字签名算法
• 2.7 椭圆曲线密码体制的应用
• 2.7.1 椭圆曲线密码体制的优点
• 2.7.2 椭圆曲线密码体制的相关标准
• 2.7.3 椭圆曲线密码的适用领域
• 2.7.4 椭圆曲线密码的安全性
• 2.8 本章小结
• 第三章 有限域算术运算
• 3.1 有限域简介
• 3.1.1 域运算
• 3.1.2 素数域
• 3.1.3 二进制域
• 3.1.4 扩域
• 3.1.5 有限域的相关概念
• 3.2 有限域加减法
• 3.2.1 素数域加减法
• 3.2.2 二进制域加减法
• 3.2.3 素数域和二进制域加减法比较
• 3.3 有限域乘法
• 3.3.1 素数域乘法
• 3.3.2 素数域约减
• 3.3.3 二进制域乘法
• 3.3.4 二进制域约减
• 3.3.5 素数域和二进制域乘法比较
• 3.4 有限域平方
• 3.4.1 素数域平方运算
• 3.4.2 二进制域平方运算
• 3.5 有限域求逆
• 3.5.1 素数域求逆算法
• 3.5.2 二进制域求逆算法
• 3.5.3 同时支持双有限域的求逆算法
• 3.6 同时支持双有限域运算的混合算法
• 3.7 本章小结
• 第四章 点乘运算模块的电路设计
• 4.1 点乘的运算结构及其电路结构
• 4.2 点乘模块的硬件结构
• 4.3 点加和倍点模块的硬件结构
• 4.4 有限域运算模块的硬件结构
• 4.4.1 有限域求逆和除法运算的电路结构
• 4.4.2 有限域其它运算的电路结构
• 4.5 本章小结
• 第五章 功能仿真与电路测试结果
• 5.1 VLSI 设计
• 5.1.1 VLSI 设计流程
• 5.1.2 VLSI 功能仿真结果
• 5.2 FPGA 设计
• 5.2.1 FPGA 设计流程
• 5.2.2 FPGA 电路测试结果
• 5.3 电路测试结果分析与比较
• 5.4 本章小结
• 第六章 总结
• 6.1 研究意义
• 6.2 研究工作
• 6.3 创新成果
• 6.4 研究展望
• 附录 点乘测试数据
• 参考文献
• 致谢
• 博士期间论文发表情况