绝对式编码器总线传输技术研究与实现

论文摘要

随着高速高精数控系统对位置反馈精度和速度的要求越来越高,高精度的绝对式编码器应用也越来越广泛。绝对式编码器数据一般采用特殊的接口及协议输出,所以其数据传输显得十分重要。虽然,我国部分企业已经开发了绝对式编码器,但是到目前为止还没有自主知识产权的接口及协议,全部要套用国外的标准。一方面,国外的这些接口与协议受知识产权、专利、特殊解码芯片的限制,用户在使用绝对式编码器时要增加额外的成本。另一方面,当前国外的这些接口及协议自身也存在传输速率低、抗干扰能力不高以及长线传输延时等问题,在使用中受到种种局限。为此,提出了一种高速总线式的绝对式编码器HSI（Hight-speed Serial Interface）接口及协议。论文的主要内容有:根据“开放系统互联基本参考模型”优化了HSI总线传输协议模型,从物理层、链路层以及应用层三个层次对HSI总线传输协议进行了具体描述,研究了HSI总线传输协议的调度机制以及容错机制。针对国外主流绝对式编码器采用RS485接口传输速率低、可靠性不高的缺陷,提出了一种基于高速以太网技术的现场总线接口方法,可有效解决数据传输延迟,并大大提高可靠性。针对高速以太网总线特点,提出了HSI绝对式编码器的传输协议及可靠性保障机制。利用可编程逻辑门阵列（FPGA）及其编程环境QuartusII和编程语言VHDL,使用自顶向下的模块化设计方法开发了HSI总线传输协议,对其中的关键模块进行了仿真和实验验证。搭建了三种HSI总线传输协议的测试平台,并以其中一个实验平台给出了HSI总线传输的实验步骤,进行了可靠性分析以及测试。最后比较了国外主流编码器传输协议和HSI总线协议。

论文目录

• 摘要
• Abstract
• 1 绪论
• 1.1 课题来源、研究背景及意义
• 1.2 编码器接口技术国内外发展现状
• 1.3 绝对式编码器原理及典型协议
• 1.4 论文的研究内容
• 2.HSI 总线技术研究
• 2.1 引言
• 2.2 HSI 总线模型
• 2.3 HSI 总线调度机制
• 2.4 HSI 总线容错机制
• 2.5 本章小结
• 3.H SI 总线硬件接口设计
• 3.1 HSI 总线接口分析
• 3.2 编码器检测端接口电路设计
• 3.3 控制设备接口电路设计
• 3.4 硬件系统可靠性分析及设计
• 3.5 本章小结
• 4.HSI 总线协议FPGA 实现
• 4.1 FPGA 简介
• 4.2 HSI 总线传输协议总体设计
• 4.3 模块化设计
• 4.4 HSI 总线协议仿真实验
• 4.5 本章小结
• 5 HSI 总线协议实验与测试
• 5.1 试验平台
• 5.2 实验步骤
• 5.3 可靠性测试分析
• 5.4 本章小结
• 6 全文总结与展望
• 6.1 全文总结
• 6.2 展望
• 致谢
• 参考文献
• 附录