SOPC中FPGA IP核配置方案研究与实现

论文摘要

本论文首先介绍SOPC的发展、应用及IP核复用技术,在研究FPGA的配置流程和I2C数据总线协议的基础上提出了在SOPC系统中用I2C总线对FPGA进行配置的方案。接着采用自顶向下的IC设计方法,通过Verilog HDL语言编程设计了I2C的主、从IP固核。利用FPGA软硬件接口系统机制的规律建立了I2C IP固核与FPGA配置部分、配置控制部分的连接,将I2C IP核嵌入到FPGA IP核中,让I2C充当FPGA IP核的一个扩展配置接口。最后对配置方案所用到的“FPGA+MCU+FLASH”结构的SOPC系统进行了全面的分析研究,搭建了配置方案的验证系统。为了验证配置结果的正确性,本文对配置位流以及回读位流的结构进行了深入浅出的分析,并在此基础上检验I2C接口配置和回读FPGA方案的正确性。该配置方案实现了微处理器对FPGA配置寄存器的配置和回读,为SOPC中系统总线对FPGA IP核的配置访问提供了一种新的方案。

论文目录

• 摘要
• ABSTRACT
• 第一章 绪论
• 1.1 SOPC 概述
• 1.1.1 SOPC 的发展
• 1.1.2 SOPC 的应用
• 1.2 选题依据和所做工作
• 1.2.1 I2C 总线现状
• 1.2.2 I2C 总线配置FPGA IP 核意义
• 1.2.3 本课题的研究工作
• 第二章 SOPC IP 核复用技术
• 2.1 IP 核概述
• 2.1.1 IP 基本特征
• 2.1.2 IP 开发流程
• 2.2 IP 核复用技术
• 2.3 本章小结
• 第三章 FPGA 配置方案设计
• 3.1 FPGA 配置和回读
• 3.1.1 FPGA 配置模式
• 3.1.2 FPGA 配置引脚
• 3.1.3 FPGA 配置流程
• 3.1.4 回读
• 3.2 I2C 总线工作原理
• 3.2.1 总线定义
• 3.2.2 外部连接
• 3.2.3 总线工作时序
• 3.3 I2C 配置FPGA 方案可行性分析
• 3.3.1 配置方案可行性分析
• 3.3.2 设计方法研究
• 3.4 本章小结
• 第四章 I2C IP 核设计
• 4.1 MASTER 设计
• 4.1.1 模块结构及接口设计
• 4.1.2 状态机设计
• 4.1.3 时钟同步设计
• 4.1.4 仲裁器设计
• 4.1.5 时序参数控制
• 4.1.6 设计难点分析
• 4.2 SLAVE 设计
• 4.2.1 模块结构及接口设计
• 4.2.2 状态机设计
• 4.3 I2C IP 核的验证
• 4.3.1 验证平台搭建
• 4.3.2 仿真波形分析
• 4.3.3 综合结果分析
• 4.4 本章小结
• 第五章 接口逻辑设计
• 5.1 FPGA 软硬件接口系统机制
• 5.1.1 FPGA 配置电路结构
• 5.1.2 FPGA 配置电路工作过程
• 5.2 配置接口设计
• 5.2.1 配置接口结构设计
• 5.2.2 同步字检测模块设计
• 5.3 回读接口设计
• 5.3.1 回读接口结构设计
• 5.3.2 时钟同步模块设计
• 5.4 本章小结
• 第六章FPGA 配置方案实现
• 6.1 位流
• 6.1.1 数据帧
• 6.1.2 标准位流
• 6.2 FPGA 配置方案实现
• 6.2.1 SOPC 系统结构
• 6.2.2 FPGA 配置方案实现
• 6.3 配置结果分析
• 6.3.1 配置验证方案
• 6.3.2 结果分析
• 6.4 本章小结
• 第七章 结论
• 致谢
• 参考文献