论文摘要
在复杂数字信号处理应用中,采用传统的数字信号处理器(Digital Signal Processor, DSP)不能兼顾实时性和灵活性的需求。专用集成电路(Application Specific Integrated Circuit, ASIC)中基于指令集(ISA)的专用指令集处理器(Application Specific Instruction Set Processor, ASIP)结合了专用集成电路的高速性和数字信号处理器的可编程特性,逐渐成为在硬件实现时的一个新型的研究领域。尤其是ASIP的并行结构能够实现并行性和复杂度很高的设计。而且ASIP还具很好扩展性,可以为某个应用领域设计专用功能单元,这使得ASIP可以实现并行性和复杂度更高的设计。本文围绕ASIP并行结构和功能单元的设计及应用,主要进行了以下三个方面的工作:第一,介绍了典型的基于RISC结构的ASIP并行处理结构:SIMD结构、MIMD结构和紧藕合结构。设计并实现了一个基于SIMD结构的具有保护性指令的ASIP并行处理结构。第二,以Xilinx公司FPGA Virtex5 lx85为载体,采用ASIP技术的SIMD并行结构实现了1024点快速傅立叶变换(FFT)。第三,利用硬件状态机控制流水线结构实现自适应二进制算术编码,并以此设计为例,阐述了以硬件状态机实现结构作为ASIP处理机的一个特殊的功能单元的设计思想。
论文目录
摘要Abstract第一章 绪论1.1 论文的选课背景1.2 基于ASIC的算法实现结构介绍1.2.1 完全硬件电路结构形式1.2.2 基于指令集（ISA）的电路结构形式1.3 本文的研究工作及章节安排第二章 基于RISC的ASIP处理机及其并行结构2.1 基于RISC的ASIP处理机的专用指令集2.2 基于RISC结构的ASIP处理机结构2.3 几种典型的ASIP并行处理体系结构2.4 本章小节第三章 ASIP处理机的SIMD并行结构设计3.1 SIMD并行结构的实现方式3.2 ASIP处理机的SIMD并行结构的设计3.2.1 具有保护性功能的指令集设计3.2.2 具有保护性功能的结构设计3.3 功能仿真3.4 本章小结第四章 利用ASIP处理机的SIMD并行结构实现1024 点FFT4.1 FFT算法介绍4.1.1 传统DIT-FFT算法结构4.1.2 DIT-FFT算法结构改进4.2 ASIP的SIMD并行结构实现FFT4.2.1 采用ASIP的SIMD并行结构实现1024 点FFT4.2.2 交换网络的设计4.3 ASIP的SIMD并行结构实现1024 点FFT的FPGA实现4.4 本章小结第五章 ASIP专用功能单元设计——全硬件状态机实现二进制算术编码器5.1 硬件状态机介绍5.1.1 Mealy状态机介绍5.1.2 Moore型状态机介绍5.1.3 状态机设计步骤5.1.4 基于状态机的流水线结构5.2 自适应二进制算术编码介绍5.2.1 自适应二进制算术编码理论介绍5.2.2 常规编码模式5.2.3 Bypass编码模式5.2.4 重整5.2.5 自适应二进制算术编码改进5.3 采用全硬件形式实现自适应二进制算术编码器5.3.1 利用状态机控制流水线技术实现二进制算术编码5.3.2 仿真结果5.3.3 采用全硬件形式实现自适应二进制算术编码器的FPGA实现5.4 硬件状态机电路与ASIP技术的综合应用5.5 本章小结第六章 总结与展望6.1 总结6.2 展望致谢参考文献作者在读期间参加的科研工作及科研成果
相关论文文献
标签：专用指令集处理器论文; 自适应二进制算术编码论文; 硬件状态机论文;
