AHB总线控制器IP设计

论文摘要

集成电路设计工艺技术进入超深亚微米后,芯片的设计能力和工艺制造能力有了很大提高。早期数字集成电路设计基于时序驱动,现在的SOC设计主要采用基于IP重用的设计方法。SOC芯片的整体性能、系统功耗和各模块设计的复杂程度主要是由内部总线的设计来决定。系统内部总线设计是决定SOC芯片设计成功与否的关键。由ARM公司推出的AMBA片上总线是业界最流行的总线标准之一,众多IP设计工程师和SOC系统集成工程师广泛应用AMBA总线于各项设计中。AMBA总线规范包括AHB系统总线,ASB总线和APB外围总线。AHB总线主要用于CPU、DSP和DMA等高性能模块之间的连接,由主设备、从设备和基础结构3部分组成。本论文在研究SOC芯片内部互连总线和IP设计流程规范的基础上,充分理解AHB总线协议,完成了应用于监控系统SOC芯片EEYE中的AHB总线控制器的设计。SOC芯片EEYE用AHB总线控制器实现了存储单元的共享,节省了系统存储器的开销。结合AHB总线在EEYE芯片中的具体应用,提出了用总线控制器管理系统的门控时钟来降低芯片功耗的新思路,并用电路实现了此功能。AHB总线控制器采取自顶向下的设计方法,分为仲裁器,译码器,选择器,寄存器,门控时钟信号产生等模块。整个电路用硬件描述语言VERILOG完成逻辑设计,通过了MODELSIM逻辑验证,并且完成了DC综合。根据公司和业界IP设计规范和流程实现了AHB总线控制器的IP化。

论文目录

• 摘要
• ABSTRACT
• 第一章 绪论
• 1.1 研发背景
• 1.2 研发目的
• 1.3 论文结构
• 第二章 SOC 设计
• 2.1 SOC 概念
• 2.2 SOC 总线
• 2.3 设计方法学
• 2.4 小结
• 第三章 IP 设计流程
• 3.1 IP 的概念
• 3.2 IP 设计流程
• 3.3 IP 的集成
• 3.4 小结
• 第四章 AHB 协议概述
• 4.1 简介
• 4.2 主设备
• 4.3 从设备
• 4.4 仲裁器
• 4.5 控制信号
• 4.6 AHB 操作类型
• 4.6.1 传输简介
• 4.6.2 基本传输
• 4.6.3 成组传输
• 4.7 小结
• 第五章 应用于SOC 芯片EEYE 中的AHB 总线控制器设计
• 5.1 监控系统SOC 芯片EEYE
• 5.1.1 监控系统总体描述
• 5.1.2 EEYE 芯片中存储器使用
• 5.1.3 模块互连方案比较
• 5.2 AHB 总线控制器详细设计
• 5.2.1 电路总体框图
• 5.2.2 AHB 总线控制器接口
• 5.2.3 ARBITER 模块设计
• 5.2.4 DECODER 模块设计
• 5.2.5 主设备优先权控制
• 5.2.6 主设备信号选择器
• 5.2.7 从设备信号选择器
• 5.2.8 寄存器设计
• 5.2.9 总线默认从设备设计
• 5.3 AHB 总线控制器对系统功耗的管理
• 5.4 仿真
• 5.5 综合
• 5.6 小结
• 第六章 AHB 总线控制器的IP 化
• 6.1 电路端口的IP 化
• 6.2 寄存器电路的IP 化
• 6.3 IP 设计环境
• 6.4 IP 的低功耗设计
• 6.5 IP 设计文档
• 6.6 小结
• 第七章 总结与展望
• 7.1 论文总结
• 7.2 后续展望
• 参考文献
• 符号与标记（附录1）
• 致谢
• 攻读硕士学位期间已发表或录用的论文