对Catapult SL Synthesis综合工具的研究 ——一种用于FPGA开发的算法综合工具

论文摘要

FPGA的集成度越来越高,内部资源越来越丰富,可实现的功能也越来越多,开发难度越来越大。使用传统的FPGA开发流程,需要专门的设计人员把C/C++语言等高级语言建模的算法使用硬件描述语言进行RTL级建模,由于硬件描述语言和高级语言在对同一算法的实现上有比较大的差别,因此RTL级代码设计人员一旦对算法的理解不完全正确,就可能导致算法无法正确实现。另外RTL代码调试也需要较长的时间。上述因素导致开发难度增加,开发周期加长。因此需要一种效率更高的开发流程实现日趋复杂的FPGA项目的开发。Mentor公司的C语言算法综合器——Catapult SL Synthesis可以把非定时的C/C++算法综合成RTL级网表,从而省去了设计者编写RTL级代码和调试代码的时间,提高了FPGA开发的效率。本文对Mentor Graphics公司的Catapult SL Synthesis做了详细的介绍和研究,并通过分别使用传统的FPGA开发流程和使用Catapult算法综合工具的开发流程分别实现线性相位FIR滤波器,并对两种实现方案的结果进行对比,以研究Catapult SL Synthesis算法综合工具的特点。本文在传统开发流程中使用VHDL语言,在Catapult开发流程中使用C语言分别对FIR滤波器进行描述。

论文目录

• 摘要
• Abstract
• 第一章 绪论
• 1.1 课题研究的目的和意义
• 1.2 FPGA的发展趋势
• 1.3 本文内容安排
• 第二章 FPGA及其开发技术介绍
• 2.1 FPGA简介
• 2.2 传统FPGA开发流程
• 2.3 硬件描述语言简介
• 2.4 本章总结
• 第三章 Catapult SL Synthesis工具介绍
• 3.1 Catapult C Systhesis 介绍
• 3.2 Catapult SL Synthesis 界面介绍
• 3.3 Catapult的设计流程简述
• 3.3.1 概述
• 3.3.2 设计和测试C代码
• 3.3.3 分析算法
• 3.4.4 创建硬件设计
• 3.3.5 进行时序仿真
• 3.3.6 综合RTL设计
• 3.3.7 功耗分析
• 3.4 Catapult C的编程规范
• 3.4.1 概述
• 3.4.2 基本数据类型规范
• 3.4.3 设计输入输出接口
• 3.4.4 表达式书写规范
• 3.5 在Catapult C中使用Altera和Xilinx加速库
• 3.6 Catapult SL Synthesis的设计举例
• 3.7 本章总结
• 第四章 对Catapult SL Synthesis的研究
• 4.1 概述
• 4.2 FIR滤波器原理及其设计方法
• 4.2.1 FIR滤波器原理
• 4.2.2 FIR滤波器满足线性相位的条件及其网络结构
• 4.2.3 线性相位FIR滤波器窗函数设计法简介
• 4.3 FIR滤波器的分布式算法结构
• 4.4 使用VHDL硬件描述语言实现FIR滤波器
• 4.4.1 FIR滤波器设计指标和系数计算
• 4.4.2 VHDL实现FIR滤波器的程序结构
• 4.4.3 VHDL实现的FIR滤波器仿真结果分析
• 4.5 使用Catapult SL Synthesis实现FIR滤波器
• 4.5.1 FIR滤波器的Catapult C程序结构
• 4.5.2 在Catapult中对FIR滤波器C程序添加约束
• 4.5.3 利用Catapult实现的FIR滤波器仿真结果
• 4.6 对FIR滤波器两种实现方案的比较及结论
• 第五章 结束语
• 5.1 本文总结
• 5.2 本文不足之处和进一步改进工作的计划
• 附录A
• 附录B
• 致谢
• 参考文献