高可靠性嵌入式仿真测试平台的硬件逻辑设计

论文摘要

随着嵌入式系统的广泛应用,嵌入式系统软件的质量备受关注。仿真测试技术融合了仿真和测试的特点,是一种保证嵌入式系统软件质量的有效途径。本课题在研究了嵌入式软件特点及仿真测试技术的基础上,参考现有的嵌入式仿真平台和技术成果,提出了独有的嵌入式仿真平台的设计思路和实现架构。该平台采用了分层次的分布式多前端结构,并且前端采用模块化的设计原则。通过平台程序的运行,该平台可以提供诸多数字接口、通信接口及控制接口,具有较强的通用性和扩展性,解决了嵌入式软件测试通用性差的难题。本论文的研究重点是测试平台中的两个重要测试前端——仿真I/O测试前端和高速数据通信测试前端的FPGA设计实现。其中,仿真I/O测试前端是基于Xilinx Virtex_ⅡPro系列开发板构建的小型SOPC系统,FPGA内嵌的PowerPC处理器负责接收、解析上位机指令并进行任务调度,FPGA控制接口逻辑模块实现任务的具体执行。仿真I/O测试前端通过软硬件协同设计方法为待测系统提供灵活的接口类型及时序,支持异常故障测试。高速数据通信前端采用Xilinx Virtex5系列开发板为硬件平台,通过PCI Express总线实现高速通信。在实现过程中选用双FIFO结构作为数据缓存区对大容量数据进行缓存,通过FPGA对PCIE硬核和与待测系统接口的控制实现大容量数据的发送和接收。论文研究成果已在第三方嵌入式软件评测任务中得到了验证和应用,并取得了良好的应用效果,具有广泛的应用价值和推广价值。

论文目录

• 致谢
• 中文摘要
• ABSTRACT
• 1 引言
• 1.1 课题研究背景及意义
• 1.2 嵌入式软件测试
• 1.2.1 几种基本的软件测试方法
• 1.2.2 嵌入式软件测试的研究重点
• 1.2.3 嵌入式软件的测试方法
• 1.3 嵌入式系统仿真测试技术
• 1.3.1 系统仿真概念及分类
• 1.3.2 系统仿真技术与测试技术的结合
• 1.3.3 嵌入式仿真测试系统研究现状
• 1.4 课题来源及主要工作
• 1.5 论文的组织
• 2 仿真测试平台的总体设计
• 2.1 待测任务需求分析
• 2.2 仿真测试平台的方案设计及系统功能
• 2.2.1 总体方案设计指导思想
• 2.2.2 总体组成结构及系统功能
• 2.3 子系统的硬件平台及设计原则
• 2.3.1 基于Xilinx FPGA设计嵌入式产品的优势
• 2.3.2 仿真I/O测试前端硬件平台
• 2.3.3 高速数据通信测试前端硬件平台
• 2.3.4 子系统设计原则
• 3 仿真I/O测试前端的FPGA设计实现
• 3.1 仿真I/O测试前端总体设计
• 3.1.1 仿真I/O测试系统组成结构
• 3.1.2 仿真I/O测试前端的硬件组成
• 3.2 PowerPC处理模块
• 3.3 硬件接口处理模块设计
• 3.3.1 计时卡
• 3.3.2 高速DO接口
• 3.3.3 高速DI接口
• 3.3.4 SPI通信接口
• 3.3.5 串行数据注入接口
• 3.3.6 四相八拍电机步数计算接口
• 3.3.7 一些简单指令接收接口
• 3.3.8 用户自定义IP模块
• 4 高速数据通信测试前端的FPGA设计实现
• 4.1 PCI Express体系结构概述
• 4.1.1 PCI Express总线的特点
• 4.1.2 PCI Express总线的拓扑结构
• 4.1.3 PCI Express总线的分层结构
• 4.1.4 PCI Express事务简介
• 4.1.5 PCI Express处理层数据包
• 4.2 高速数据通信测试前端总体设计
• 4.2.1 高速数据通信系统组成结构
• 4.2.2 高速数据通信测试前端的硬件组成
• 4.3 功能模块设计
• 4.3.1 PCI Expess硬核
• 4.3.2 时钟和复位模块
• 4.3.3 数据缓冲区模块
• 4.3.4 DMA数据传输模块
• 4.3.5 接口预处理模块
• 4.3.6 自测试数据源模块
• 5 程序加载及应用举例
• 5.1 FPGA配置简介
• 5.1.1 FPGA的配置模式
• 5.1.2 System ACE配置方案
• 5.2 仿真测试平台应用举例
• 5.2.1 仿真I/O测试前端工作应用举例
• 5.2.2 高速数据通信测试前端工作应用举例
• 6 结论
• 6.1 课题成果
• 6.2 进一步研究
• 参考文献
• 作者简历
• 学位论文数据集