RS译码器的研究与实现

论文摘要

RS（Reed-Solomon）码是一种多进制的BCH码。由于其特有的结构特点,既适宜纠正随机错误,更适宜纠正突发错误,因而被广泛地用于各种通信系统及数据存储中,如深空通信、移动通信、光纤通信、磁盘阵列、DRAM、光盘等系统。本论文重点介绍了纠错码基本理论,RS码编译原理,以及用FPGA实现RS译码器的设计及改进方法。本论文的主要工作:1)用Verilog语言实现了RS码的编译码,包括伽罗华域内的乘法器的设计,伴随式求解电路的设计,Belerkamp算法电路的设计,钱氏搜索电路的设计,和串口通信电路的设计。2)硬件平台以ALTERA公司的Cyclone系列EP1C6Q240C8为核心,加上串口通信部分,通过串口输入待纠错的数据,最后成功返回已纠错数据。本设计的优势:因针对RS（255,239）码,所以可以纠正8个错误;又采用了Cyclone系列的芯片实现,所以在保证其强大纠错能力的同时又兼顾了速度。

论文目录

• 摘要
• ABSTRACT
• 第一章 绪论
• 1.1 课题研究的意义及背景
• 1.2 RS 码的国内外发展状况
• 1.3 论文的主要内容和工作
• 1.4 论文的篇章结构
• 第二章 纠错码的基本理论
• 2.1 有限域（伽罗华域）的基本概念
• 2.2 纠错码
• 第三章 RS 码的译码原理
• 3.1 伴随式的计算
• 3.2 BM 算法
• 3.3 钱氏搜索
• 3.4 错误值的计算
• 第四章 VERILOG 语言实现译码器
• 4.1 EDA 设计电路思想简介
• 4.2 整体软件设计流程
• 4.3 各模块电路的实现
• 4.3.1 伴随式电路的实现
• 4.3.2 BM 算法电路的实现
• 4.3.3 钱氏搜索和FORNEY 算法电路的实现
• 4.4 软件仿真结果
• 第五章 硬件电路设计
• 5.1 系统时钟电源电路设计
• 5.2 串口通信电路设计
• 5.3 验证测试
• 总结与展望
• 致谢
• 参考文献
• 附录