数字电视soc芯片中图像缩放的算法研究与硬件实现

论文摘要

由于数字电视soc芯片的广泛应用，图像缩放模块又是数字电视soc芯片中的关键技术，因此对于图像缩放的研究具有很深的科研与经济价值。本文主要从两个方面对图像缩放模块进行研究。一方面是对图像缩放算法的研究。在对图像缩放算法研究的过程中，基于图像缩放技术的理论基础，着重对常用的两种图像缩放算法进行了研究与说明，双线性插值算法虽然实现较为简单但是插值后的图像较差，双立方插值算法插值后的图像效果较好但是硬件实现上计算较为复杂。所以基于以上情况，本文提出基于多相滤波器图像缩放的算法，多相滤波器图像缩放最大的特点是多相滤波器的特性更加逼近理想低通滤波器，但是应用此算法的多相滤波器对图像进行缩放时会产生振铃和锯齿现象，因此在本算法中增加了去振铃和去锯齿算法。另一方面的研究是在多相滤波器图像缩放算法的基础上，提出了图像缩放模块的硬件实现架构。在整个模块的实现中，最主要的是考虑硬件资源的应用，本着这种思想，对整个模块的进行硬件实现，特别是在水平方向上的多相滤波器的设计上，节省了8个乘法器和1个加法器。所以本设计的图像缩放模块硬件实现是可行的并且是可综合的。最后又对本设计的图像缩放模块进行了仿真验证。首先使用Modelsim软件对整个模块进行了功能仿真，然后应用FPGA进行了系统级的验证。经过以上两种验证之后，从而得到图像缩放模块是可用的。

论文目录

• 摘要
• Abstract
• 1 绪论
• 1.1 数字电视发展历程和现状
• 1.2 数字集成电路 soc 技术
• 1.3 本文研究的内容和意义
• 1.4 本文章节安排
• 2 图像缩放常用算法的研究
• 2.1 图像缩放技术理论基础概述
• 2.1.1 信号抽取
• 2.1.2 信号插值[17]
• 2.1.3 比值为有理数的抽样率的转换[18]
• 2.2 常用的图像缩放算法
• 2.2.1 双线性插值
• 2.2.2 双立方插值算法
• 2.2.3 两种常用插值算法的比较
• 3 基于多相滤波器图像缩放算法研究
• 3.1 多相滤波器图像缩放算法
• 3.1.1 多相滤波器图像缩放算法理论实现
• 3.1.2 多相滤波器的算法实现中关键技术
• 3.2 垂直方向的块平均算法
• 3.3 水平方向的半带滤波器算法
• 3.4 去振铃算法
• 3.4.1 去振铃边缘最大值
• 3.4.2 去振铃局部最大值
• 3.4.3 去振铃线性滤波器
• 3.4.4 去振铃修正输出
• 3.5 去锯齿算法
• 3.5.1 去锯齿区域中值算法
• 3.5.2 去锯齿边缘区域检测
• 3.5.3 修正锯齿输出
• 4 图像缩放模块硬件实现
• 4.1 图像缩放模块的整体架构
• 4.2 图像缩放模块具体硬件设计与实现
• 4.2.1 AHB 总线
• 4.2.2 垂直图像缩放模块的硬件设计
• 4.2.3 水平图像缩放模块硬件设计
• 4.2.4 去振铃模块硬件设计
• 4.2.5 去锯齿模块硬件设计
• 4.2.6 数据缓存模块硬件设计
• 4.2.7 CON 输出模块硬件设计
• 5 图像缩放模块的验证
• 5.1 图像缩放模块的功能仿真
• 5.1.1 图像缩放功能仿真的整体解决方案
• 5.1.2 功能仿真的结果
• 5.2 图像缩放模块的 FPGA 系统级仿真
• 5.2.1 FPGA 仿真的整体方案
• 5.2.2 FPGA 仿真结果
• 6 总结与展望
• 6.1 全文总结
• 6.2 展望
• 参考文献
• 致谢
• 个人简历
• 发表的学术论文