基于FPGA的3G误码仪的设计与研究

论文摘要

误码仪是通信系统中重要的测试仪器,常用在光纤通信与移动通信网络的运营中。使用好这些误码设备对技术支持人员维护网络和快速分析网络的问题有着至关重要的作用。本文的研究基于FPGA的技术,采用伪随机信号做信号源,测试3G网络基站中的CPRI接口误码率,速率最高可达6.144Gbps。论文描述了3G误码仪中发射端与接收端的误码模块的基本原理和设计方案,针对中断通信下需要信号源的特点,设计了伪随机信号发生器。同时使用FPGA来设计CPRI协议的第1层物理层,通过检测CPRI第2层数据链路层中的同步信号K28.5信号,实现数据的同步与一一比对,后期经过误码数的数据编码,以10位位宽的数据表示每800个数据的误码个数,将经过编码的数据通过SPI接口送入到AT89S51单片机中。针对特有的伪随机信号源,分析了其码型特点及数据流的电路实现,并且采用这一码型时的优势,同时针对不同的网络分析了不同误码测试方法对器件的影响。文中对每一个模块包括有伪随机码发生器、同步帧的插入与检测、8b10b编解码与串并转换,数据比较模块进行了Verilog代码的仿真验证,同时采用protel软件完成了单片机中串口模块和最小系统。在完成所有的模块后,对误码仪发送端和接收端分别进行了仿真,发射端延时在10ms左右,接收端延时在20ms左右。

论文目录

• 摘要
• Abstract
• 1 绪论
• 1.1 3G 误码仪研究背景及国内外概况
• 1.2 本文所做的工作
• 2 3G 网络设备性能测试及伪随机码特性
• 2.1 误码的定义
• 2.2 测试仪器设计所遇到的新情况
• 2.3 信号码型的选择
• 2.4 本章小结
• 3 误码仪发射端的设计与仿真
• 3.1 误码仪指标
• 3.2 信号源码型的选择
• 3.3 伪随机码发生器的设计与仿真
• 3.4 8B/10B 编码模块
• 3.5 同步字符的插入
• 3.6 并串转换模块
• 3.7 本章小结
• 4 误码仪接收端的研究
• 4.1 误码仪接收端的架构
• 4.2 时钟恢复电路（Clock and Data Recovery）
• 4.3 同步字符的检测
• 4.4 1:10 串并转换及8B10B 解码
• 4.5 误码计算方法的初步探讨
• 4.6 本章小结
• 5 误码仪的硬件设计
• 5.1 器件选型
• 5.2 单片机接口设计及与CPRI 接口的通信设计
• 5.3 本章小结
• 6 总结和展望
• 致谢
• 参考文献