FIR滤波器的ASIC设计与实现

论文摘要

数字滤波器（Digital filter）因为其稳定性高、精度高、设计灵活、实现方便等许多突出的优点，避免了模拟滤波器所无法克服的电压漂移、温度漂移和噪声问题，因而受到广泛应用。现代的电子设计系统中，有限冲击响应滤波器（FIR）因其良好的线性特性而备受青睐，在实现技术上，ASIC技术的发展需要设计者提出更加优化的实现方法，以满足芯片的小面积、低功耗的市场需求,使产品更具有市场竞争力。本文以数字滤波器的实现技术为出发点，以直播星（ABS-S）解调芯片为依托，探讨在芯片设计中实现FIR数字滤波器的优化策略，本文主要做了以下工作：1：介绍了数字滤波器的理论基础以及传统的实现结构。并在此基础上，详细介绍了基于ASIC数字滤波器设计方法，包括流水线与并行结构、折叠、分布式算法实现。在分布式算法实现中，给出了传统的分布式算法实现结构和结合偏移码（OBC）方法的分布式算法。本文的后续滤波器设计是基于这些AISC设计方法的创新应用。2：以ABS-S直播星解调芯片为依托，介绍了应用于该芯片的基带信号恢复滤波器组的设计来源。并利用MATLAB【1】【2】强大的设计工具箱从算法层次上给出了滤波器组设计定点方案。3：利用AISC优化设计思想，采用自顶而下的设计策略，选择最优的实现结构实现基带恢复滤波器组中的各个滤波器，并用Verilog语言描述。最终完成对基带恢复滤波器组的设计。设计中针对不同的滤波器采用不同的实现结构，对于高采样率位置的滤波器，采用CSD编码实现，有效的降低了乘法器的个数；对于低采样位置的滤波器，采用折叠结构实现，降低乘法器和加法器的个数，另外，采用CSD编码与分布式结合的算法实现的高阶滤波器避免了乘法器和加法器的大量使用。4：仿真和综合部分。仿真平台采取MODELSIM和MATLAB相结合方式进行，综合平台采用SYNOPOSY的DESIGN COMPILE工具，并给出综合后优化报告。已设计的滤波器模块已嵌入到ABS-S解调芯片并成功流片，模块面积602324um2,缩小了近70%，具有极强商业应用价值。

论文目录

• 中文摘要
• Abstract
• 第一章 绪论
• 1.1 本课题的研究意义
• 1.2 国内外研究现状
• 1.3 ABS-S 芯片设计的实践意义
• 1.4 论文研究思路
• 1.5 论文结构安排
• 第二章 数字滤波器的理论基础与一般实现
• 2.1 数字滤波器原理
• 2.1.1 数字滤波概述
• 2.1.2 数字滤波器类型
• 2.1.3 FIR 数字滤波理论
• 2.1.4 滤波器性能要求
• 2.2 FIR 滤波器设计
• 2.2.1 滤波器结构的选择
• 2.2.2 滤波器系数的确定
• 2.3 本章总结
• 第三章 基于 ASIC 的数字滤波器实现优化
• 3.1 ASIC 实现需要权衡的因素
• 3.2 流水线与并行处理
• 3.2.1 FIR 流水线结构
• 3.2.2 FIR 并行结构
• 3.2.3 流水线与并行处理对功耗的影响
• 3.2.3.1 流水线对功耗的影响
• 3.2.3.2 并行处理对功耗的影响
• 3.3 折叠
• 3.4 展开
• 3.5 MAC 方法
• 3.6 分布式算法
• 3.6.1 分布式算法原理
• 3.6.2 采用偏移二进制编码（OBC）
• 3.6.3 采用 ROM 分解技术
• 3.7 滤波器系数的优化
• 3.8 本章总结
• 第四章 ABS-S 解调芯片基带信号恢复滤波器组方案设计
• 4.1 ABS-S 标准简介
• 4.2 ABS-S 基带解调芯片架构
• 4.3 基带恢复信号处理流程
• 4.4 数字滤波器 MATLAB 系统设计
• 4.4.1 频谱分析
• 4.5 本章总结
• 第五章 基带恢复滤波器组 RTL 实现
• 5.1 滤波器系数定点方案
• 5.2 滤波器实现方案
• 5.2.1 低通滤波器 LPF2、LPF1 实现方案
• 5.2.2 半带滤波器实现方案
• 5.3 滤波器组各模块设计
• 5.3.1 总体设计结构
• 5.3.2 低通滤波器 LPF2 RTL 设计
• 5.3.3 半带滤波器 HBF2 RTL 设计
• 5.3.4 半带滤波器 HBF1 RTL 设计
• 1 设计'>5.3.4.1 HBF1₁设计
• 2 与 HBF1₃ RTL 设计'>5.3.4.2 HBF1₂ 与 HBF1₃ RTL 设计
• 5.3.5 128 阶低通滤波器 LPF1 RTL 设计
• 5.3.5.1 串并结合结构
• 5.3.5.2 结合偏移码（OBC）的串并结构
• 5.3.5.3 结合 CSD 和偏移码（OBC）的串并实现
• 5.4 本章总结
• 第六章 仿真、综合与验证
• 6.1 关键模块功能仿真
• 6.1.1 半带滤波器仿真
• 1 模块仿真'>6.1.1.1 HBF1₁模块仿真
• 2（3）模块仿真'>6.1.1.2 HBF1₂（3）模块仿真
• 6.1.1.3 HBF2 模块仿真
• 6.1.2 低通滤波器模块仿真
• 6.1.2.1 LPF1 模块仿真
• 6.1.2.2 LPF2 模块仿真
• 6.2 综合
• 6.2.1 ASIC 设计中采用的 DC 综合流程
• 6.2.2 综合报告及其分析
• 6.2.2.1 HBF1 综合报告
• 6.2.2.2 HBF2 综合报告
• 6.2.2.3 LPF1 综合报告
• 6.2.2.4 LPF2 综合报告
• 6.3 FPGA 验证
• 6.3.1 FPGA 原型验证
• 6.4 本章总结
• 结论
• 参考文献
• 致谢
• 个人简历
• 攻读硕士学位期间发表的论文和研究情况